一种多冗余计算机系统低频时钟信号同步电路技术方案

一种多冗余计算机系统低频时钟信号同步电路，包括外部低频时钟同步和本地低频时钟延时电路、多数表决电路、信号上升沿检测电路、相位偏差判决与可加载相位计数器电路、本地相位校正后低频时钟产生电路。本实用新型专利技术采用计数范围为[0，N-1]的可装载计数器，实现本地工作时钟的N分频信号，并提供给其余冗余计算机系统使用。冗余计算机系统任一计算机电路对此分频信号和其它计算机电路提供的分频信号分别进行延时和同步处理后，进行多数表决。在提取表决后信号的上升沿时刻，考虑信号同步与表决引入的时钟延迟影响，对本地分频信号的可加载相位计数器值进行必要重置，从而实现冗余计算机系统工作时钟信号的反馈控制，进而实现时钟信号的同步。

【技术实现步骤摘要】
一种多冗余计算机系统低频时钟信号同步电路
本技术涉及一种信号同步电路。
技术介绍
在航空航天、核电控制和轨道交通等对电子控制设备可靠性存在较高要求的应用 场合，常采用多冗余计算机系统设计。冗余方式主要有三模冗余和四模冗余等。对于多冗 余计算机系统，其表决电路对各计算机系统的输出进行多数表决，可确保系统中存在一路 或少数计算机处理单元发生异常故障时，计算机系统仍能正确的工作和输出。 在多冗余计算机系统中，如何实现各计算机系统输出给表决电路的信号的同步， 是表决电路正常工作的关键。目前，实现多冗余计算机系统同步的方法主要分为硬件时钟 同步和软件协议同步两种途径。其中，硬件时钟同步又可细分为公共时钟和互反馈独立时 钟两类。 在使用公共时钟的同步策略中，多冗余计算机系统使用公共的时钟信号驱动各计 算机电路，实现简单，但这种方式存在单点故障，降低了冗余系统的可靠性。因此，使用公共 时钟的同步策略通常不予采用。 在使用互反馈独立时钟的同步策略中，多冗余计算机系统中各计算机电路使用独 立的时钟源驱动，且各计算机电路以冗余系统其它计算机电路的时钟信号作为反馈，对本 地时钟信号进行动态调整。由于采用独立时钟，其可靠性较使用公共时钟的冗余系统的可 靠性要高。 目前，基于互反馈独立时钟的时钟同步方案在设计时，多冗余计算机系统中各计 算机电路采用本地分频电路产生各自独立的分频时钟信号，各计算机电路对本板产生的分 频时钟信号和冗余计算机系统其它计算机电路提供的分频时钟信号进行多数表决，在表决 后信号的上升沿时刻对各计算机电路的本地分频电路进行复位，从而实现各计算机电路本 地分频电路计数值的一致与同步变化，进而达到各计算机电路分频电路产生的时钟信号同 步的目的。这种时钟同步方法的不足在于，在表决后信号的上升沿时刻对各计算机电路的 本地分频电路进行强制复位，未考虑各计算机电路本地工作时钟的相位偏差、异步时钟信 号同步过程带来的信号延迟不一致性，分频时钟信号的器件传输延迟和线路传输延迟的不 一致性等因素的影响，导致同步产生的时钟信号的频率精度降低。
技术实现思路
本技术解决的技术问题是：克服现有技术的不足，提供了一种多冗余计算机 系统低频时钟信号的同步电路，能够实现对冗余系统中频率偏差较大的低频时钟信号的检 测和校正，同时保留冗余系统中频率偏差较小的低频时钟信号的工作属性，从而保证同步 时钟信号的精度和一致性。 本技术的技术解决方案是：一种多冗余计算机系统低频时钟信号同步电路， 包括外部低频时钟同步和本地低频时钟延时电路、多数表决电路、信号上升沿检测电路、相 位偏差判决与可加载相位计数器电路、本地相位校正后低频时钟产生电路，其中： 外部低频时钟同步和本地低频时钟延时电路：包含至少2T个寄存器，分别对接收 到的T路时钟信号的每一路均进行至少两级的相同延迟后输出，T路信号中，T-1路为外部 的T-1个冗余计算机系统的时钟信号，一路为本计算机系统的时钟信号； 多数表决电路：对外部低频时钟同步和本地低频时钟延时电路输出的τ路时钟信 号的电平进行多数表决，将数量超过T/2的相同电平状态作为表决结果输出； 信号上升沿检测电路：包括第一寄存器、与门、非门，第一寄存器对所述表决结果 进行一级缓存后送入非门，非门的输出与所述表决结果一同送入与门，与门输出所述表决 结果的上升沿信号； 相位偏差判决与可加载相位计数器电路：包括一个计数范围为[0, N-1]的相位 计数器、二选一复用器F1，相位计数器的加载端输入为信号上升沿检测电路的输出，相 位计数器的数据输入端接二选一复用器F1的输出；当相位计数器的当前计数值CNT处 于[N/2+A-P，N/2+A+P]范围时，二选一复用器F1输出CNT+1，否则二选一复用器F1输出 N/2+6;其中A的大小等于所述T路信号的任意一路所经过的寄存器数量与信号上升沿检测 电路中所包括的寄存器数量之和，N为计算机系统的工作时钟与低频时钟的频率比，P为相 位偏差允许度因子； 本地相位校正后低频时钟产生电路：包括第二寄存器和二选一复用器F2,二选一 复用器F2的选择受所述相位计数器的输出控制，当所述相位计数器的输出大于等于N/2 时，二选一复用器F2输出高电平，否则二选一复用器F2输出低电平，二选一复用器F2的输 出经过第二寄存器寄存后作为同步后的本计算机系统的时钟信号输出。 所述的信号上升沿检测电路除第一寄存器外，还包括至少一级寄存器，所述的至 少一级寄存器对多数表决电路的输出进行延迟后送至第一寄存器及与门的一个输入端。 本技术与现有技术相比的优点在于：本技术电路在构成多冗余计算机系 统的各路计算机电路本地采用计数范围为[0，N-1]的可装载计数器，实现本地工作时钟的 N分频信号。冗余计算机系统任一计算机电路对本地产生分频信号和其它计算机电路提供 的分频信号分别进行延时和同步处理后，进行多数表决。在提取表决后信号的上升沿时刻， 考虑信号同步与表决引入的时钟延迟因素的影响，对本地产生分频信号的可加载相位计数 器值进行必要重置，从而实现冗余计算机系统工作时钟信号的反馈控制，进而实现时钟信 号同步的目的。本技术通过引入多冗余计算机系统时钟频率偏差允许度因子，实现对 冗余系统中频率偏差较大的时钟进行检测和校正功能。此外，本技术电路考虑了由对 冗余系统其它计算机电路提供的低频信号进行同步操作所造成的固有相位偏差的影响，并 予以消除，在提高数字电路工作可靠性的同时，保留了频率偏差较小的本地低频时钟信号 的原有频率和相位属性。 【附图说明】 图1为本技术信号同步电路的组成原理图； 图2为本技术信号同步电路中外部低频时钟信号同步和本地低频时钟信号 延时电路的原理图； 图3为本技术信号同步电路中多数表决电路的原理图； 图4为本技术信号同步电路中信号上升沿检测电路的原理图； 图5为本技术信号同步电路中相位偏差判决与可加载相位计数器电路的原 理图； 图6为本技术信号同步电路中本地相位校正后低频时钟产生电路的原理图。 【具体实施方式】 如图1所示，为本技术的多冗余计算机系统低频时钟信号同步电路的组成结 构图。该电路主要由外部低频时钟同步和本地低频时钟延时电路、多数表决电路、信号上升 沿检测电路、相位偏差判决与可加载相位计数器电路、本地相位校正后低频时钟产生电路 组成。 外部低频时钟同步和本地低频时钟延时电路实现对外部冗余计算机电路板提供 的时钟信号进行三级同步，并对本计算机电路板的时钟信号进行三级寄存，从而补偿对外 部冗余计算机电路板低频时钟信号进行同步所带来的延迟影响，实现本地分频时钟与外部 冗余计算机电路板分频时钟的延时一致性。 多数表决电路对同步后的外部时钟信号和寄存后的本地时钟信号的电平状态进 行多数表决。 信号上升沿检测电路用于提取多数表决电路输出信号的上升沿时刻。 相位偏差判决与可加载相位计数器电路在表决电路输出信号的上升沿时刻，依据 频率偏差范围判决结果，对可加载计数器进行重置。 本地相位校正后低频时钟产生电路依据可加载计数器的当前本文档来自技高网...

【技术保护点】
一种多冗余计算机系统低频时钟信号同步电路，其特征在于：包括外部低频时钟同步和本地低频时钟延时电路、多数表决电路、信号上升沿检测电路、相位偏差判决与可加载相位计数器电路、本地相位校正后低频时钟产生电路，其中：外部低频时钟同步和本地低频时钟延时电路：包含至少2T个寄存器，分别对接收到的T路时钟信号的每一路均进行至少两级的相同延迟后输出，T路信号中，T‑1路为外部的T‑1个冗余计算机系统的时钟信号，一路为本计算机系统的时钟信号；多数表决电路：对外部低频时钟同步和本地低频时钟延时电路输出的T路时钟信号的电平进行多数表决，将数量超过T/2的相同电平状态作为表决结果输出；信号上升沿检测电路：包括第一寄存器、与门、非门，第一寄存器对所述表决结果进行一级缓存后送入非门，非门的输出与所述表决结果一同送入与门，与门输出所述表决结果的上升沿信号；相位偏差判决与可加载相位计数器电路：包括一个计数范围为[0，N‑1]的相位计数器、二选一复用器F1，相位计数器的加载端输入为信号上升沿检测电路的输出，相位计数器的数据输入端接二选一复用器F1的输出；当相位计数器的当前计数值CNT处于[N/2+A‑P，N/2+A+P]范围时，二选一复用器F1输出CNT+1，否则二选一复用器F1输出N/2+6；其中A的大小等于所述T路信号的任意一路所经过的寄存器数量与信号上升沿检测电路中所包括的寄存器数量之和，N为计算机系统的工作时钟与低频时钟的频率比，P为相位偏差允许度因子；本地相位校正后低频时钟产生电路：包括第二寄存器和二选一复用器F2，二选一复用器F2的选择受所述相位计数器的输出控制，当所述相位计数器的输出大于等于N/2时，二选一复用器F2输出高电平，否则二选一复用器F2输出低电平，二选一复用器F2的输出经过第二寄存器寄存后作为同步后的本计算机系统的时钟信号输出。...

【技术特征摘要】
1. 一种多冗余计算机系统低频时钟信号同步电路，其特征在于：包括外部低频时钟同 步和本地低频时钟延时电路、多数表决电路、信号上升沿检测电路、相位偏差判决与可加载 相位计数器电路、本地相位校正后低频时钟产生电路，其中： 外部低频时钟同步和本地低频时钟延时电路：包含至少2T个寄存器，分别对接收到的 T路时钟信号的每一路均进行至少两级的相同延迟后输出，T路信号中，T-1路为外部的T-1 个冗余计算机系统的时钟信号，一路为本计算机系统的时钟信号； 多数表决电路：对外部低频时钟同步和本地低频时钟延时电路输出的T路时钟信号的 电平进行多数表决，将数量超过T/2的相同电平状态作为表决结果输出； 信号上升沿检测电路：包括第一寄存器、与门、非门，第一寄存器对所述表决结果进行 一级缓存后送入非门，非门的输出与所述表决结果一同送入与门，与门输出所述表决结果 的上升沿信号； 相位偏差判决与可加载相位计数器电路：包括一个计数范围为[〇, N-1]的相位计数 器、二选一复用器F1，相位计数器的加载端输入为信号上升沿检测电路的...

【专利技术属性】
技术研发人员：张宏波，李长森，宗晓飞，柳柱，吴瑞峰，
申请(专利权)人：北京航天自动控制研究所，中国运载火箭技术研究院，
类型：新型
国别省市：北京;11