阵列基板及其制作方法和液晶显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及其制作方法和液晶显示装置，涉及液晶显示技术领域，能够防止在存在高度差的位置制作狭缝电极的狭缝末端，使得狭缝电极的狭缝末端图形与预设图形一致，从而避免了压痕(trace mura)现象。该阵列基板包括：由数行栅线和数列数据线交叉定义的数个子像素单元，每个所述子像素单元中设置有第一电极和位于所述第一电极下方的公共电极线，所述第一电极为狭缝电极，在每个所述子像素单元中，所述公共电极线与所述第一电极之间设置有挡光层，所述第一电极的狭缝末端、所述公共电极线以及靠近所述狭缝末端的公共电极线边缘均位于所述挡光层区域内。

【技术实现步骤摘要】
阵列基板及其制作方法和液晶显示装置
本专利技术涉及液晶显示
，尤其涉及一种阵列基板及其制作方法和液晶显示 装直。
技术介绍
高级超维场开关（Advanced-Super Dimensional Switching，简称 ADS)模式是平 面电场宽视角核心技术，具体为通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极 层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取 向液晶分子都能够产生旋转，从而提高了液晶工作效率。 ADS模式高解析度的显示装置由于子像素单位面积小，造成存储电容容量不够，因 此需要在栅极层制造公共电极线以增加存储电容，但由于受到曝光机解析度的限制，公共 电极线的有效面积设计受限。如图1、图2和图3所示，公共电极线1位于第一电极2(狭 缝电极）的狭缝21末端附近，由于公共电极线1的一条边缘位于狭缝21末端处，公共电极 线1不透光，但是公共电极线1附近的基板均为透光的，因此在狭缝电极的制作过程中，公 共电极线1边缘处的两侧分别为挡光和透光状态，这两种状态会对光刻过程中的光产生不 同影响，使得光刻结束后在该处的光刻胶厚度不均，从而在后续刻蚀工艺过程中使该处的 图像变形，造成狭缝电极的狭缝21末端处的图案与预先设计的图案产生偏差，造成该处的 液晶分子偏转不良，从而产生压痕（trace mura)现象。
技术实现思路
本专利技术提供一种阵列基板及其制作方法和液晶显示装置，能够使狭缝电极的狭缝 末端图形与预设图形一致，从而避免了压痕（trace mura)现象。 为解决上述技术问题，本专利技术采用如下技术方案： -方面，提供一种阵列基板，包括：由数行栅线和数列数据线交叉定义的数个子像 素单元，每个所述子像素单元中设置有第一电极和位于所述第一电极下方的公共电极线， 所述第一电极为狭缝电极， 在每个所述子像素单元中，所述公共电极线与所述第一电极之间设置有挡光层， 所述第一电极的狭缝末端、所述公共电极线以及靠近所述狭缝末端的公共电极线边缘均位 于所述挡光层区域内。 具体地，在每个所述子像素单元中，所述第一电极和公共电极线之间设置有第二 电极； 所述挡光层设置于所述公共电极线与所述第二电极之间； 所述第一电极为公共电极，所述第二电极为像素电极； 所述挡光层由导电材料制成且所述挡光层连接于所述公共电极线。 具体地，所述挡光层与所述公共电极线之间设置有第一绝缘层，所述第一绝缘层 上所述挡光层与所述公共电极线重叠处设置有绝缘层过孔，所述挡光层通过所述绝缘层过 孔连接于所述公共电极线。 具体地，所述挡光层与所述第二电极之间设置有第二绝缘层； 所述第二电极与所述第一电极之间设置有第三绝缘层。 另一方面，提供一种液晶显示装置，包括上述的阵列基板。 另一方面，提供一种阵列基板的制作方法，包括： 在基板上形成公共电极线； 在包括所述公共电极线的基板上形成挡光层； 在包括所述挡光层的基板上形成第一电极，所述第一电极为狭缝电极，在每个子 像素单元中，所述第一电极的狭缝末端、所述公共电极线以及靠近所述狭缝末端的公共电 极线边缘均位于所述挡光层区域内。 具体地，所述在包括所述公共电极线的基板上形成挡光层为： 在包括所述公共电极线的基板上形成由导电材料制成的所述挡光层，所述挡光层 连接于所述公共电极线； 所述在包括所述挡光层的基板上形成第一电极之前还包括： 在包括所述挡光层的基板上形成第二电极，所述第二电极为像素电极。 具体地，所述在包括所述公共电极线的基板上形成挡光层之前还包括： 在形成所述公共电极线的基板上形成第一绝缘层，所述第一绝缘层上所述挡光层 与所述公共电极线重叠处设置有绝缘层过孔，所述绝缘层过孔用于使所述挡光层与所述公 共电极线连接。 具体地，所述在包括所述挡光层的基板上形成第二电极之前还包括： 在包括所述挡光层的基板上形成第二绝缘层； 所述在包括所述挡光层的基板上形成第一电极之前还包括： 在包括所述第二电极的基板上形成第三绝缘层。 本专利技术提供的阵列基板及其制作方法和液晶显示装置，由于阵列基板中挡光层的 设置，使得在制作狭缝电极之前，公共电极线和狭缝电极的狭缝末端均位于挡光层区域内， 挡光层区域内的光线均被阻挡，因此在狭缝电极的制作过程中，狭缝电极的狭缝末端处附 近均位于挡光状态，使得光刻结束后在该处的光刻胶厚度趋于一致，从而使得狭缝电极的 狭缝末端图形与预设图形一致，从而避免了压痕（trace mura)现象。 【附图说明】 为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。 图1为现有技术中一种阵列基板的结构示意图； 图2为图1的阵列基板中A区域的局部放大示意图； 图3为图2的阵列基板中BB'向的截面示意图； 图4为本专利技术实施例中一种阵列基板的结构示意图； 图5为图4的阵列基板中B区域的局部放大示意图； 图6为图4的阵列基板中CC'向的截面示意图； 图7为本专利技术实施例中一种阵列基板的制作方法流程图； 图8为本专利技术实施例中另一种阵列基板的制作方法流程图。 【具体实施方式】 下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于 本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例，都属于本专利技术保护的范围。 如图4、图5和图6所示，本专利技术实施例提供一种阵列基板，包括：由数行栅线和数 列数据线交叉定义的数个子像素单元3,每个子像素单元3中设置有第一电极2和位于第一 电极2下方的公共电极线1，第一电极2为狭缝电极，在每个子像素单元3中，公共电极线1 与第一电极2之间设置有挡光层4,第一电极2的狭缝21末端、公共电极线1以及靠近狭缝 21末端的公共电极线1边缘均位于挡光层4区域内。 需要说明的是，在每个子像素单元3中，第一电极2与公共电极线1之间设置有第 二电极5,挡光层4并不限于设置于公共电极线1与第二电极5之间，挡光层也可以设置于 第二电极与第一电极之间（图中未不出）。另外，上述第一电极2可以为公共电极，此时第 二电极5为像素电极；或者第一电极2可以为像素电极，此时第二电极5为公共电极。第二 电极5可以为板状电极或狭缝电极。 本专利技术实施例中的阵列基板，由于挡光层的设置，使得在制作狭缝电极之前，公共 电极线和狭缝电极的狭缝末端均位于挡光层区域内，挡光层区域内的光线均被阻挡，因此 在狭缝电极的制作过程中，狭缝电极的狭缝末端处附近均位于挡光状态，使得光刻结束后 在该处的光刻胶厚度趋于一致，从而使得狭缝电极的狭缝末端图形与预设图形一致，从而 避免了压痕（trace mura)现象。 具体地，在每个子像素单元3中，如图6所示，第一电极2和公共电极线1本文档来自技高网...

【技术保护点】
一种阵列基板，包括：由数行栅线和数列数据线交叉定义的数个子像素单元，每个所述子像素单元中设置有第一电极和位于所述第一电极下方的公共电极线，所述第一电极为狭缝电极，其特征在于，在每个所述子像素单元中，所述公共电极线与所述第一电极之间设置有挡光层，所述第一电极的狭缝末端、所述公共电极线以及靠近所述狭缝末端的公共电极线边缘均位于所述挡光层区域内。

【技术特征摘要】
1. 一种阵列基板，包括：由数行栅线和数列数据线交叉定义的数个子像素单元，每个 所述子像素单元中设置有第一电极和位于所述第一电极下方的公共电极线，所述第一电极 为狭缝电极，其特征在于， 在每个所述子像素单元中，所述公共电极线与所述第一电极之间设置有挡光层，所述 第一电极的狭缝末端、所述公共电极线以及靠近所述狭缝末端的公共电极线边缘均位于所 述挡光层区域内。2. 根据权利要求1所述的阵列基板，其特征在于， 在每个所述子像素单元中，所述第一电极和公共电极线之间设置有第二电极； 所述挡光层设置于所述公共电极线与所述第二电极之间； 所述第一电极为公共电极，所述第二电极为像素电极； 所述挡光层由导电材料制成且所述挡光层连接于所述公共电极线。3. 根据权利要求2所述的阵列基板，其特征在于， 所述挡光层与所述公共电极线之间设置有第一绝缘层，所述第一绝缘层上所述挡光层 与所述公共电极线重叠处设置有绝缘层过孔，所述挡光层通过所述绝缘层过孔连接于所述 公共电极线。4. 根据权利要求3所述的阵列基板，其特征在于， 所述挡光层与所述第二电极之间设置有第二绝缘层； 所述第二电极与所述第一电极之间设置有第三绝缘层。5. -种液晶显示装置，其特征在于，包括如权利要求1至4中任意一项所述的阵列基 板。6. -种阵列基板的制作方法，其特征在...

【专利技术属性】
技术研发人员：沈奇雨，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11