一种中频宽带数字峰值检测电路制造技术

本实用新型专利技术公开了一种中频宽带数字峰值检测电路，包括将输入信号抬高到高速比较器的工作范围内的信号调理电路；用于比较经过信号调理电路后的输入信号与DAC产生的扫描电压的大小的高速比较器；控制DAC产生按照二分搜索逐次比较的方式逼近输入信号峰值的扫描电压的数字控制单元；用于产生扫描电压的DAC。其中，高速比较器的反相输入端连接的是从信号调理电路出来的信号，高速比较器的同相输入端连接的是DAC产生的扫描电压。本实用新型专利技术解决了以往的峰值检测器在检测过程中，速度较慢，检测精度不高、结构复杂或者是成本高的问题，能较好的应用于中频宽带的电路设计中。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
一种中频宽带数字峰值检测电路
本技术涉及一种信息技术与通信的信号检测，特别是一种中频宽带数字峰值检测电路。
技术介绍
峰值检测电路广泛应用于信息技术与通信、模拟信号处理等领域的信号检测。目前，峰值检测分为硬件(模拟)峰值检测和数字峰值检测。模拟峰值检测器是一个专门的硬件电路，主要由采样保持电路和电压比较电路组成。最简单的模拟峰值检测电路是由二极管和电容组成的充放电电路，以电容上电压的形式存储信号峰值，它的缺点是速度较慢，可使用频段较窄，电容的放电过程对采样精度的影响较大。数字峰值检测器主要由ADC构成，ADC将以尽可能高的采样速率连续对信号进行采样，直到得到信号峰值，它的缺点是信号频率越高，对ADC的采样速度要求越高，相应的成本也越高。模拟峰值检测器与数字峰值检测器(围绕ADC构成)的缺点，使得它们均不适用于中频宽带的电路设计中。 因此，提供一种结构简单、响应时间快、检测范围大、精度高的应用于中频宽带电路设计的数字峰值检测电路，是该领域技术人员需着手解决的问题之一。
技术实现思路
本技术所要解决的技术问题是，针对现有技术不足，提供一种中频宽带数字峰值检测电路，解决以往的峰值检测器在检测过程中，速度较慢，检测精度不高、结构复杂、成本高的问题。 为解决上述技术问题，本技术所采用的技术方案是:一种中频宽带数字峰值检测电路，包括依次连接的信号调理电路、比较器、数字控制单元，所述数字控制单元通过数模转换芯片接入所述比较器的输入端。 所述数字控制单元采用FPGA ;所述FPGA的数据输出端口、时钟信号端口、使能信号端口分别与所述数模转换芯片的数据输入端口、时钟信号端口、使能信号端口连接；所述比较器的输出脉冲信号接入所述FPGA的数据输入端口。 所述比较器的反相输入端与所述信号调理电路输出端口连接；所述比较器的同向输入端接收所述数模转换芯片产生的扫描电压。 与现有技术相比，本技术所具有的有益效果为:本技术通过比较器将输入信号经过信号调理电路调理后的信号直接与由数字控制单元控制DAC产生的扫描电压进行比较，既没有二极管和电容组成的影响检测效率及工作频段的充放电电路，也没有价格昂贵的ADC芯片对输入信号进行高速采样的环节，这使得数字峰值检测电路可以较好的、较低成本的工作在中频宽带电路设计中；本技术解决了以往的峰值检测器在检测过程中，速度较慢，检测精度不高、结构复杂、成本高的问题。 【附图说明】 图1为本技术结构示意图； 图2为本技术一实施例结构示意图； 【具体实施方式】 如图1所示，本技术一实施例包括依次连接的信号调理电路、比较器、数字控制单元，所述数字控制单元通过数模转换芯片接入所述比较器的输入端。 如图2所示，本技术实施例由依次连接的超宽带电流反馈运算放大器Ul (带宽大于100MHz)、高速比较器U2 (传输延迟时间大于10ns)、高速数模转换芯片U3 (转换时间大于IMHz )、FPGA及外围电路组成；超宽带电流反馈运算放大器Ul将输入信号抬高到单电源供电的轨到轨高速比较器U2的工作范围内；超宽带电流反馈运算放大器Ul的输出接至高速比较器U2的反相输入端；FPGA产生DIN、SCLK、己信号给高速数模转换芯片U3，高速数模转换芯片U3产生的扫描电压接至高速比较器U2的同相输入端；高速比较器U2产生的脉冲信号输出给FPGA，检测得到的输入信号峰值信息从FPGA输出。 本实施例的C2、C3、C4、C5、C6、C7、C8、C9均为供电电源滤波电容，需尽量靠近芯片的电源引脚，其中C2、C4、C6、C8为1uF的钽电容，C3、C5、C7、C9为1nF的贴片陶瓷电容。 本实施例的R1、R3、R4将输入信号抬高2V，超宽带电流反馈运算放大器Ul的放大倍数为R6、R7给高速比较器增加外部迟滞，R8是50 Ω的匹配电阻。 超宽带电流反馈运算放大器Ul调理过后的信号接至高速比较器的反相输入端，DAC U3产生的扫描电压接至高速比较器的同相输入端，当超宽带电流反馈运算放大器Ul调理过后的信号比DAC产生的扫描电压高时，高速比较器会产生一个脉冲信号，脉冲宽度为调理过后的信号比此扫描电压高的时间段。 高速比较器U2的同相输入端连接一个较小的反馈，增加高速比较器U2的阈值区域，给高速比较器U2增加外部迟滞，方便脉冲信号的检测以及降低对噪声的敏感度。 FPGA接收到高速比较器U2产生的脉冲信号后，便会控制DAC U3产生一个变化量是上次变化量的一半的扫描电压，扫描电压是增加还是减小由上周期是否产生脉冲信号来决定，有脉冲信号时扫描电压增加，没有脉冲信号时扫描电压减小。 DAC产生的扫描电压的保持时间需大于输入信号的周期时间，以保证输入信号一周期内的所有电压值都参与此次扫描电压的比较。 本技术的工作原理为:输入信号Sin被超宽带电流反馈运算放大器Ul抬高2V，使其幅值处在高速比较器U2的工作范围内；将抬高后的输入信号与高速数模转换芯片U3输出的扫描信号进行比较，当抬高后的输入信号的峰值比高速数模转换芯片U3输出的扫描电压高时，高速比较器U2产生一个脉冲信号，FPGA接收到此脉冲信号后，便会控制高速数模转换芯片U3产生一个变化量是上次变化量的一半的扫描电压，扫描电压是增加还是减小由上周期是否产生脉冲信号来决定，有脉冲信号时(不管此周期内有多少个脉冲信号)下一次的扫描电压为当前扫描电压加上此次变化量一半的值，没有脉冲信号时下一次的扫描电压为当前扫描电压减去此次变化量一半的值；高速数模转换芯片U3产生的扫描电压的保持时间需大于输入信号的周期时间，以保证输入信号一周期内的所有电压值都参与此次扫描电压的比较。本文档来自技高网...

【技术保护点】
一种中频宽带数字峰值检测电路，其特征在于，包括依次连接的信号调理电路、比较器、数字控制单元，所述数字控制单元通过数模转换芯片接入所述比较器的输入端。

【技术特征摘要】
1.一种中频宽带数字峰值检测电路，其特征在于，包括依次连接的信号调理电路、比较器、数字控制单元，所述数字控制单元通过数模转换芯片接入所述比较器的输入端。2.根据权利要求1所述的中频宽带数字峰值检测电路，其特征在于，所述数字控制单元采用FPGA ;所述FPGA的数据输出端口、时钟信号端口、使能信号端口...

【专利技术属性】
技术研发人员：唐立军，彭艳云，贺慧勇，张春熹，郑隆浩，
申请(专利权)人：长沙理工大学，
类型：新型
国别省市：湖南;43