配置成提供对多个组的同时读/写访问的存储器制造技术

一种存储器包括单端口存储器元件的至少第一和第二组、适配成向第一存储器组发送读和写指令的第一局部控制器、和适配成向第二存储器组发送读和写指令的第二局部控制器。全局控制器被配置成接收第一和第二存储器地址、以及将在第一存储器地址执行的操作的第一指示和将在第二存储器地址执行的操作的第二指示，并且指令第一局部控制器在第一存储器地址执行第一指示的操作，同时指令第二局部控制器在第二存储器地址执行第二指示的操作。

【技术实现步骤摘要】
【国外来华专利技术】配置成提供对多个组的同时读/写访问的存储器公开领域本专利申请涉及允许并发读和写访问多组存储器的不同组的计算机存储器，且涉及一种提供此类访问的方法，以及更具体地涉及一种计算机存储器，该计算机存储器通过发送包括存储器位置和将在该存储器位置执行操作的指示的指令来允许并发读和写访问多组存储器的不同组，且涉及提供此类访问的方法。背景常规的单端口存储器通常包括单组地址和单个控制。因此，其在一个时间只能被一个设备访问——可执行单个读操作或单个写操作，但不能同时执行两种类型的操作。当期望提供同时读和写访问存储器时，可使用双端口或多端口存储器。例如，可经由存储器的一个端口进行读访问，同时经由另一个端口进行写访问。然而，常规的双端口或多端口存储器通常比单端口存储器包括更多的晶体管，且因此比单端口存储器在芯片上占用更多的空间。当不需要同一位置的访问时(或当其可被禁止时)，可使用分开的存储器；然而，也存在与使用分开存储器相关联的面积损失，因为用于其中一个存储器的许多外围电路被复制用于其他存储器。因此，同时读和写访问的需求必须针对所引起的空间损失进行平衡，并且一般仅在同时访问需求胜于与此相关联的面积和泄露损失时才选择双端口或多端口存储器。因此期望提供相比于常规双端口或多端口存储器有改进的具有同时读和写能力的存储器。概述本专利技术的示例性实施例包括一种方法，该方法包括：提供多组存储器，该多组存储器具有至少第一和第二存储器组，其中第一和第二存储器组中的每一者包括多个单端口存储器元件；以及提供第一和第二局部控制器，用于控制对第一和第二存储器组的读和写操作。该方法还包括提供全局控制器，用于向第一和第二局部控制器发送读和写指令；以及同时向第一局部控制器发送读指令和向第二局部控制器发送写指令。另一个实施例包括一种存储器，该存储器具有：单端口存储器元件的至少第一和第二组；第一局部控制器，适配成向第一存储器组发送读和写指令；第二局部控制器，适配成向第二存储器组发送读和写指令；以及全局控制器，其与第一和第二局部控制器通信。该全局控制器被配置成接收第一和第二存储器地址以及将在第一存储器地址执行的操作的第一指示和将在第二存储器地址执行的操作的第二指示，并且指令第一局部控制器在第一存储器地址执行第一指示的操作，以及同时指令第二局部控制器在第二存储器地址执行第二指示的操作。进一步的实施例包括一种方法，该方法包括提供多组存储器，该多组存储器具有至少第一和第二存储器组；提供至少第一和第二局部控制器，其适配成控制对该至少第一和第二存储器组的读和写操作；以及提供全局控制器，其与该至少第一和第二局部控制器通信。该方法还包括向该全局控制器提供第一指令和第二指令，第一指令包括第一存储器地址和将在第一存储器地址执行的第一操作，第二指令包括第二存储器地址和将在第二存储器地址执行的第二操作。该全局控制器指令第一局部控制器在第一存储器地址执行第一操作，以及指令第二局部控制器在第二存储器地址执行第二操作。又一个实施例包括一种设备，该设备包括：多组存储器，该多组存储器具有至少第一和第二存储器组；以及至少第一和第二局部控制器，其适配成控制对该至少第一和第二存储器组的读和写操作。该设备还包括全局控制器，其与该至少第一和第二局部控制器通信，并且该全局控制器被配置成接收第一指令和第二指令，第一指令包括第一存储器地址和将在第一存储器地址执行的第一操作，第二指令包括第二存储器地址和将在第二存储器地址执行的第二操作。该全局控制器还被配置成指令第一局部控制器在第一存储器地址执行第一操作，以及指令第二局部控制器在第二存储器地址执行第二操作。另一个实施例包括一种存储器，该存储器具有：存储器元件装置；局部控制器装置，其适配成向该存储器元件装置发送读和写指令；以及全局控制器装置，其与该局部控制器装置通信。该全局控制器装置被配置成接收第一和第二存储器地址以及将在第一存储器地址执行的操作的第一指示和将在第二存储器地址执行的操作的第二指示，并且指令该局部控制器装置在第一存储器地址执行第一指示的操作，同时在第二存储器地址执行第二指示的操作。进一步的实施例包括一种方法，该方法包括：提供多组存储器的步骤，该多组存储器具有至少第一和第二存储器组，第一和第二存储器组中的每一者包括多个单端口存储器元件；以及提供第一和第二局部控制器以用于控制对该至少第一和第二存储器组的读和写操作的步骤。该方法还包括提供全局控制器以用于向第一和第二局部控制器发送读和写指令的步骤；以及同时向第一局部控制器发送读指令和向第二局部控制器发送写指令的步骤。附图简述给出附图以帮助对本专利技术实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。图1是解说根据第一实施例的存储器的示意电路图。图2是解说根据第二实施例的存储器的示意电路图。图3是将由图1或图2的存储器处理的两条指令的示意表示。图4是解说根据一个实施例的方法的流程图。图5是解说根据另一个实施例的方法的流程图。详细描述本专利技术的各方面在以下针对本专利技术具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本专利技术的范围。另外，本专利技术中众所周知的元素将不被详细描述或将被省去以免湮没本专利技术的相关细节。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例并不必然被解释为优于或胜过其他实施例。同样，术语“本专利技术的实施例”并不要求本专利技术的所有实施例都包括所讨论的特征、优点、或工作模式。本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本专利技术的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文中所描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文中所描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内的，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本专利技术的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文中所描述的每个实施例，任何此类实施例的对应形式可在本文被描述为例如“配置成执行所描述的动作的逻辑”。图1解说了根据第一实施例的多组存储器100，其包括第一存储器组102、第二存储器组104、第三存储器组106和第四存储器组108，可以理解，具有更多或更少存储器组的实施例也落在本公开的范围之内。第一到第四存储器组102、104、106、108中的每一者包括字线和相关联的读/写电路，该读/写电路允许对该存储器组执行读和写操作。读/写电路包括例如感测放大器(未示出)和写驱动器(未示出)。具体地，第一存储器组102包括字线110和读/写电路112，第二存储器组104包括字线114和读/写电路116，第三存储器组10本文档来自技高网...

【技术保护点】
一种方法，包括：提供多组存储器，所述多组存储器具有至少第一和第二存储器组，所述至少第一和第二存储器组中的每一者包括多个单端口存储器元件；提供第一和第二局部控制器，用于控制对所述至少第一和第二存储器组的读和写操作；提供全局控制器，用于向所述第一和第二局部控制器发送读和写指令；以及同时向所述第一局部控制器发送读指令和向所述第二局部控制器发送写指令。

【技术特征摘要】
【国外来华专利技术】2011.11.16 US 13/297,7711.一种用于存储器的方法，包括：提供多组存储器，所述多组存储器具有至少第一和第二存储器组，所述至少第一和第二存储器组中的每一者包括多个单端口存储器元件；提供第一和第二局部控制器，用于控制对所述至少第一和第二存储器组的读和写操作；提供全局控制器，用于向所述第一和第二局部控制器发送读和写指令；向所述全局控制器提供第一指令和第二指令，所述第一指令包括第一存储器地址和将在所述第一存储器地址执行的第一操作，所述第二指令包括第二存储器地址和将在所述第二存储器地址执行的第二操作；同时从所述全局控制器向所述第一局部控制器发送读指令和向所述第二局部控制器发送写指令；以及使用所述全局控制器中的定时器来控制所述全局控制器向所述第一和第二局部控制器发送所述读和写指令的间隔。2.根据权利要求1所述的方法，其特征在于，进一步包括所述第一局部控制器执行所述读指令，同时所述第二局部控制器执行所述写指令。3.一种存储器，包括：单端口存储器元件的至少第一和第二存储器组；第一局部控制器，适配成向所述第一存储器组发送读和写指令；第二局部控制器，适配成向所述第二存储器组发送读和写指令；全局控制器，其与所述第一和第二局部控制器通信；其中所述全局控制器被配置成接收第一和第二存储器地址以及将在所述第一存储器地址执行的操作的第一指示和将在所述第二存储器地址执行的操作的第二指示，并且指令所述第一局部控制器在所述第一存储器地址执行所述第一指示的操作，以及同时指令所述第二局部控制器在所述第二存储器地址执行所述第二指示的操作；以及所述全局控制器中的定时器，其中所述定时器被配置成控制所述全局控制器向所述第一和第二局部控制器发送指令的间隔。4.根据权利要求3所述的存储器，其特征在于，将在所述第一存储器地址执行的操作的第一指示包括所述第一存储器地址的部分。5.根据权利要求4所述的存储器，其特征在于，所述第一指示的操作是读操作且所述第二指示的操作是写操作。6.根据权利要求5所述的存储器，其特征在于，所述第一局部控制器被配置成执行所述读操作，同时所述第二局部控制器执行所述写操作。7.一种用于存储器的方法，包括：提供多组存储器，所述多组存储器具有至少第一和第二存储器组，其中所述第一和第二存储器组各自包括多个单端口存储器元件；提供至少第一和第二局部控制器，其适配成控制对所述至少第一和第二存储器组的读和写操作；提供全局控制器，其与所述至少第一和第二局部控制器通信；向所述全局控制器提供第一指令，所述第一指令包括第一存储器地址和将在所述第一存储器地址执行的第一操作；向所述全局控制器提供第二指令，所述第二指令包括第二存储器地址和将在所述第二存储器地址执行的第二操作；使用所述全局控制器来指令所述第一局部控制器在所述第一存储器地址执行所述第一操作，以及指令所述第二局部控制器在所述第二存储器地址执行所述第二操作；以及使用所述全局控制器中的定时器来控制所述全局控制器向所述第一和第二局部控制器发送所述第一和第二指令的间隔。8.根据权利要求7所述的方法，其特征在于，在所述第一操作完成前，所述全局控制器指令所述第二局部控制器在所述第二存储器地址执行所述第二操作。9.根据权利要求7所述的方法，其特征在于，所述全局控制器指令所述第一局部控制器在所述第一存储器地址执行所述第一操作，以及同时指令所述第二局部控制器在所述第二存储器地址执行所述第二操作。10.根据权利要求9所述的方法，其特征在于，进一步包括为所述至少第一和第二存储器组中的每一者提供分开的读和写路径。11.根据权利要求9所述的方法，其特征在于，所述第二操作不同于所述第一操作。12.根据权利要求11所述的方法，其特征在于，所述第一操作包括读操作和写操作中的一个，并且其中所述第二操作包括所述读操作和写操作中的另一个。13.根据权利要求12所述的方法，其特征在于，进一步包括：如果前一读操作或前一写操作仍在进行中，则阻止所述全局控制器指令所述第一局部控制器执行所述第一操作。14.根据权利要求12所述的方法，其特征在于，进一步包括：在向所述第一局部控制器发送后续指令之前，确定自向所述第一局部控制器发送所述第一指令起是否已经过去了预定时间。15.根据权利要求7所述的方法，其特征在于，进一步包括将所述多组存储器集成到至少一个半导体管芯上。16.根...

【专利技术属性】
技术研发人员：E·特泽格鲁，D·朴，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US