铜金属层图形化方法、铜插塞、栅极和互连线的形成方法技术

一种铜金属层图形化方法、铜插塞、栅极和互连线的形成方法，铜金属层图形化方法包括：提供基底，在所述基底上形成铜金属层，在所述铜金属层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，对暴露的铜金属层进行离子注入，所述离子注入的注入离子中含有卤素离子，所述暴露的铜金属层进行离子注入后形成铜卤材料层；去除所述铜卤材料层。本方法可以实现铜金属层的高效率刻蚀，并得到非常好的刻蚀形貌。

【技术实现步骤摘要】

本专利技术属于半导体制造领域，特别是涉及一种铜金属层的图形化方法，铜插塞的形成方法，铜栅极的形成方法，以及铜互连线的形成方法。
技术介绍
在半导体制造业中，铝是最早用于作为互连的金属，而且它在硅片制造业中仍然是最普遍的互连金属。但是随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，金属导线也随之变细，一方面导致金属电阻R增加，另一方面，由于金属电阻的增加，使产生的热量增多，加剧了铝的电迁徙现象，降低了铝的可靠性。单位芯片面积上器件的密度的持续增加，使得介于介质材料之间，且间隔紧凑的导线与位于导线之间的介质材料起到了电容C的作用。由于电阻R和电容C的增加，带来了严重RC延迟问题，使芯片性能下降。 与铝金属相比，铜具有更高的导电性能，铜的电阻率为1.7 μ Ω/cm，而铝的为2.7μ Ω/cm。由于铜的电阻小，在承受相同的电流时，铜横截面积比铝小，更窄的线宽允许更高密度的电路集成；铜横截面积的降低也使相邻导线间的寄生电容减小，提高了信号的传输速度；还能降低功耗。而且铜的抗电迁徙能力比铝好(Cu〈107A/Cm2，Al〈106A/Cm2)，不会因为电迁徙产生连线孔洞，提高了器件的可靠性。因此，采用铜作为互连金属，可以满足高频、高集成度、大功率、大容量和使用寿命长的要求。铝互连工艺已逐渐被铜互连工艺所代替。 但铜在氧化硅和硅中的扩散速度很快，可能导致很高的漏电流和介质层击穿，为此需要在铜互连线和半导体基底之间设置防止铜扩散的阻挡层。铜的另一个缺点是在采用含Cl等离子体刻蚀过程中产生的副产物为非挥发性物质，在刻蚀中，还存在刻蚀速率慢、所需温度高以及刻蚀后刻蚀面粗糙的缺点，这是限制铜作为互连金属的主要技术障碍。 为了克服铜刻蚀难的缺点，现有技术中采用大马士革法进行铜互连制作。大马士革法的主要步骤是先对介质层进行刻蚀，产生制作互连金属所需的沟槽和通孔，然后在所述沟槽、通孔底部和侧壁上沉积金属阻挡层和铜籽晶层，接着在所述沟槽内淀积金属铜，并将所述沟槽和通孔填满，最后使用CMP (化学机械平坦化)技术清除额外的金属铜。于2012年12月5日公布的公布号为CN102810508A的中国专利文献揭示在制作沟槽和通孔时，介质层极易受到等离子体的损伤，湿法清洗后，该沟槽和通孔侧壁处的介质层会呈现弓形(bowing)的形状，对后续的金属阻挡层和铜籽晶层淀积造成负面影响。而且该工艺在特征尺寸达到30nm以下时很难再适用，因为淀积完金属阻挡层和铜籽晶层后，沟槽和通孔被基本填满，无法再继续淀积铜金属层，沟槽和通孔无法得到致密填充，严重影响了器件的性倉泛。 综上所述，导致铜作为互连金属的瓶颈在于铜的图形化困难。
技术实现思路
本专利技术解决的问题是现有技术中难以图形化铜金属层。 为解决上述问题，本专利技术提供一种铜金属层的图形化方法，包括: 提供基底，在所述基底上形成铜金属层，在所述铜金属层上形成图形化的掩膜层； 以所述图形化的掩膜层为掩膜，对暴露的铜金属层进行离子注入，所述离子注入的注入离子中含有卤素离子，所述暴露的铜金属层进行离子注入后形成铜卤材料层； 去除所述铜卤材料层。 可选地，对所述暴露的铜金属层进行离子注入时，离子注入的深度等于铜金属层的厚度。 可选地，对所述暴露的铜金属层进行离子注入时，离子注入的深度小于铜金属层的厚度；重复所述离子注入和去除所述铜卤材料层的步骤，直至所述暴露的铜金属层被完全去除。 可选地，所述卤素离子为Cl离子、Br离子或其组合。 可选地，去除所述铜卤材料层的方法为干法刻蚀，所述干法刻蚀的刻蚀气体中含有Ar和含氯气体、含溴气体、含氟气体中的一种或几种。 可选地，去除所述铜卤材料层的方法为湿法刻蚀，所述湿法刻蚀的刻蚀液为水、FeCl3的水溶液或(NH4)SO4的水溶液。 可选地，在10_90°C温度下去除所述铜卤材料层。 可选地，在进行离子注入后，去除所述铜卤材料层前，对铜金属层进行退火处理。 可选地，在进行离子注入后，去除所述铜卤材料层前，仅对所述暴露的铜金属层进行退火处理。 可选地，至少在进行一次离子注入后，去除所述铜卤材料层前，对铜金属层进行退火处理。 可选地，至少在进行一次离子注入后，去除所述铜卤材料层前，仅对所述暴露的铜金属层进行退火处理。 本专利技术还提供一种铜插塞的形成方法，包括: 利用所述的方法对铜金属层进行图形化，形成铜插塞； 形成介质层将所述铜插塞包裹，所述介质层暴露出铜插塞的上表面。 可选地，还包括:在所述铜插塞与所述介质层之间形成阻挡层。 本专利技术还提供一种铜栅极的形成方法，包括: 利用所述的方法对铜金属层进行图形化，形成铜栅极； 形成介质层将所述铜栅极包裹，所述介质层暴露出铜栅极的上表面。 可选地，还包括:在所述铜栅极与所述介质层之形成阻挡层。 本专利技术还提供一种铜互连线的形成方法，包括: 利用所述的方法对铜金属层进行图形化，形成铜互连线。 与现有技术相比，本专利技术具有以下优点: 使用离子注入，卤素离子进入暴露的铜金属层，形成铜卤材料层。所述铜卤材料层主要包含卤素离子进入暴露的铜金属层的晶体结构的间隙中形成的间隙固溶体，和卤素离子进入暴露的铜金属层并与暴露的铜金属层发生键合形成的铜的卤化物。卤素离子的进入使铜金属层的晶体结构发生畸变，使所述固溶体的活性提高，比较容易去除，这有利于去除所述暴露的铜金属层。铜的卤化物是可溶于水的化合物，能够很容易去除，最终有利于去除所述暴露的铜金属层。在离子注入工艺中，卤素离子轰击铜金属层中的铜原子会对铜金属层和铜卤材料层的晶体结构产生损伤，损伤后的铜金属层活性提高，加速了暴露的铜金属层转化为铜卤材料层的速率；损伤后的铜卤材料层活性也得到提高，有利于所述铜卤材料层的去除。 其中离子注入工艺中注入离子不受铜金属层对离子固溶度极限的限制，可以通过高剂量离子注入来提高暴露的铜金属层转化为铜卤材料层的效率，而形成的铜卤材料层可以较容易地进行去除，进而可以大幅度加速对暴露的铜金属层的去除速率。离子注入工艺还可以对注入离子的含量、均匀性和深度进行精确控制，而且具有非常好的各向异性，进而可以对通过离子注入形成的铜卤材料层的形成速率、深度和形貌进行精确控制，随后去除所述铜卤材料层的方法不会对铜金属层造成损伤，并能有效去除铜卤材料层，所以去除铜金属层的速率、深度和形貌也可以通过控制离子注入工艺得到精确控制。其次，离子注入工艺为低温工艺，避免了高温操作给器件带来的负面影响。 在具体实施例中，离子注入的深度可以等于铜金属层的厚度，以提高刻蚀速率。离子注入深度也可以小于铜金属层的厚度，每一次刻蚀一部分暴露的铜金属层后，可以及时调整离子注入的工艺参数，以保证刻蚀后的铜金属层具有良好的形貌。 在具体实施例中，对铜金属层进行Cl离子注入时，产生的铜的氯化物在轰击下吸收能量后转变为气态，也就是说已产生的固态的铜的氯化物在Cl离子的轰击下可以转化为气态逃逸，这对铜金属层的图形化是有利的，减轻了后续去除铜卤材料层的负担，加速了铜金属层的图形化速率。离子注入后，可以对铜金属层进行退火处理或选择性的仅对所述暴露的铜金属层进行所述退火处理。仅对所述暴露的铜金属层进行退火处理可以避免退本文档来自技高网...

【技术保护点】
一种铜金属层的图形化方法，其特征在于，包括：提供基底，在所述基底上形成铜金属层，在所述铜金属层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，对暴露的铜金属层进行离子注入，所述离子注入的注入离子中含有卤素离子，所述暴露的铜金属层进行离子注入后形成铜卤材料层；去除所述铜卤材料层。

【技术特征摘要】
1.一种铜金属层的图形化方法，其特征在于，包括: 提供基底，在所述基底上形成铜金属层，在所述铜金属层上形成图形化的掩膜层； 以所述图形化的掩膜层为掩膜，对暴露的铜金属层进行离子注入，所述离子注入的注入离子中含有卤素离子，所述暴露的铜金属层进行离子注入后形成铜卤材料层； 去除所述铜卤材料层。2.如权利要求1所述的铜金属层的图形化方法，其特征在于，对所述暴露的铜金属层进行离子注入时，离子注入的深度等于铜金属层的厚度。3.如权利要求1所述的铜金属层的图形化方法，其特征在于，对所述暴露的铜金属层进行离子注入时，离子注入的深度小于铜金属层的厚度；重复所述离子注入和去除所述铜卤材料层的步骤，直至所述暴露的铜金属层被完全去除。4.如权利要求1所述的铜金属层的图形化方法，其特征在于，所述卤素离子为Cl离子、Br离子或其组合。5.如权利要求1所述的铜金属层的图形化方法，其特征在于，去除所述铜卤材料层的方法为干法刻蚀，所述干法刻蚀的刻蚀气体中含有Ar和含氯气体、含溴气体、含氟气体中的一种或几种。6.如权利要求1所述的铜金属层的图形化方法，其特征在于，去除所述铜卤材料层的方法为湿法刻蚀，所述湿法刻蚀的刻蚀液为水、FeCl3的水溶液或(NH4)SO4的水溶液。7.如权利要求1、5或6所述的铜金属层的图形化方法，其特征在于，在10-90°C温度下去除所述铜卤材料层。8.如权利要求2所述的铜金属...

【专利技术属性】
技术研发人员：王新鹏，洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31