超接合半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种超接合半导体装置的制造方法，能利用沟槽填埋法高精度地形成高浓度层，并能改善Eoff与dV/dt的权衡关系。利用沟槽填埋法形成并列pn层(30a)，并在该并列pn层(30a)的上部形成质子照射层(20)。通过热处理使该质子照射层(20)的质子(19)施主化，形成高浓度n型半导体层(23)。另外，通过利用质子照射法来形成高浓度n型半导体，从而能与形成于外延层上的情况相比，高精度地形成高浓度n型半导体层23的杂质浓度及厚度。

【技术实现步骤摘要】

本专利技术涉及一种MOSFET等功率半导体的制造方法，尤其涉及具有如下结构的，该超接合半导体装置中，漂移层在垂直于半导体基板的主面的方向上延伸，使η型柱与P型柱交替相邻地配置在平行于主面的方向上(并列pn柱结构:也称作超接合)。
技术介绍
一般而言，半导体装置可以分类为将电极形成在半导体基板的单面上的横向元件、及在半导体基板的两个面上都具有电极的纵向元件。纵向半导体装置中，导通状态下漂移电流的流动方向、与截止状态下因反向偏置电压而导致耗尽层延伸的方向相同。常用的平面型η沟槽纵向MOSFET中，在高电阻的η-漂移层的部分处于导通状态时，作为在纵向上流过有漂移电流的区域而工作。因而，若缩短该η-漂移层的电流路径，则漂移电阻减小，因而能获得降低MOSFET的实际的导通电阻的效果。 另一方面，高电阻的η-漂移层的部分在截止状态下会耗尽而提高耐压。因而，若η-漂移层变薄，则起始于P基极区域和η-漂移层之间的pn接合的、在漏极-基极间耗尽层的扩展宽度会变窄，导致耐压降低。相反，在耐压较高的半导体装置中，由于η-漂移层较厚，因而导通电阻增大，导通损耗增加。由此，在导通电阻与耐压之间存在权衡关系。 已知该权衡关系在IGBT、双极晶体管、二极管等半导体装置中也同样成立。作为解决上述权衡关系所引起的问题的解决方法，专利文献I及专利文献2等中记载了采用并列pn层的超接合(Super Junct1n:SJ)半导体装置,该并列pn层通过将提高了杂质浓度的η型区域和P型区域交替反复地接合而成的漂移层构成。 图14(b)是表示现有的超接合半导体装置的主要部分的剖视图。作为配置于第I主面(表面)的元件表面结构250，设有P基极区域225、ρ+集电极区域223、η+源极区域 224、栅极电极231、绝缘膜232、及源极电极233。 第2主面(背面)设有与η+漏极区域210相接触的漏极电极211。并列pn层150设置于兀件表面结构250与η+漏极区域210之间。 在上述结构的超接合半导体装置500中，即使并列pn层150的杂质浓度较高，但是在截止状态下耗尽层会从在并列pn层的纵向上延伸的各pn接合起向横向扩展，使漂移层整体耗尽，因而能实现高耐压化。 制造超接合半导体装置500的方法已知主要有2种。在上述专利文献I中，揭示了通过重复进行外延生长和离子注入，来形成超接合的方法。这种方法被称为多级外延法。 图13及图14示出了利用多级外延法形成的现有的，是按照工序顺序而示出的主要部分制造工序剖视图。(1)如图13(a)所示，在n+Si基板110上形成高电阻的半导体外延层120。 (2)如图13(b)所示，在半导体外延层120的表面侧注入(离子注入)磷杂质121a，形成η型注入区域121。(3)如图13(c)所示，在η型注入区域121的表面上涂敷抗蚀剂层130，利用光刻法形成图案。(4)如图13(d)所示，从抗蚀剂层130与半导体外延层120的表面侧注入硼杂质122a，形成P型注入区域122。 (5)如图13(e)所示，剥离抗蚀剂层130。(6)如图13(f)所示，在例如重复6次上述步骤(I)?(5)的工序后，再一次形成半导体外延层120。(7)如图14(a)所示，以高于外延生长时的温度即1150°C?1200°C左右的温度进行热处理(drive:主扩散)，使η型注入区域121、ρ型注入区域122的磷杂质121a与硼杂质122a扩散，由此，纵向地将各注入区域相连，形成η型半导体层123 (η型柱)以及ρ型半导体层124 (ρ型柱)。 在该η型半导体层123、ρ型半导体层124中，虚线位置140的杂质浓度变高，由虚线夹持的中央部分141的杂质浓度变低。(8)如图14(b)所示，利用通常的MOSFET工序，在构成元件表面结构250的ρ基极区域 225、P+集电极区域223、η+源极区域224、栅极电极231、氧化膜232、源极电极233以及η+漏极区域210 (n+Si基板110)上形成漏极电极211，从而完成现有的超接合半导体装置500。 另外，在专利文献2中作为制造超接合结构的其它方法揭示了以下外延生长法:即，在η+基板上对η型层进行外延生长，对其挖出沟槽，并在该沟槽内部对P型层进行外延生长。这种方法被称为沟槽填埋法。 另外，在专利文献3中揭示了一种改善Eoff与dV/dt之间的权衡关系的超接合半导体装置。在超接合半导体装置中，将超接合的表面侧(第I主面侧)的杂质浓度增加至1.5?2.0倍左右，从而形成高浓度层(例如高浓度η型半导体层)，在不改变与超接合半导体装置的栅极相连接的外部栅极电阻的情况下，使截止动作时的耗尽层不易扩展，从而改善Eoff与截止dV/dt之间的权衡关系。 对这里的EofT与截止时的dV/dt的关系进行说明。通过增大从外部连接至超接合半导体装置的栅极的栅极电阻(电路电阻)，减小截止时的dV/dt，从而抑制电磁噪声。然而，若增大栅极电阻则将使得截止时来自将超接合半导体装置的米勒电容包含在内的栅极电容的电荷的抽离时间变长，从而增大截止损失(Eoff)。因此，Eoff与dV/dt处于权衡关系。在该专利文献3中记载了一种元件结构，能够不增加栅极电阻而减小dV/dt，从而改善Eoff与dV/dt的权衡关系。其中记载了以下方法，在该元件结构中，利用多级外延法来形成超接合的并列pn层，并在位于最高级的位置上形成高浓度层。另外，作为其它方法，也记载了在低浓度的外延层上形成高浓度层的外延层。之后，利用沟槽填埋法将P型半导体层填埋进沟槽中来形成超接合即并列pn层。由此，在并列pn层的上部配置由外延层构成的闻浓度层。 另外，在专利文献4记载了一种MISFET，为了将寄生二极管的反向恢复电流软恢复，而在并列pn层的下部设置高浓度的η型缓冲层。该缓冲层通过将质子、氦等重粒子发生施主化而形成。另外，这些重粒子也起到寿命抑制剂的作用。 另外，在专利文献5中，为了在超接合MOSFET的并列pn层导入寿命抑制剂而照射质子、氦等重粒子，形成结晶缺陷，从而对寿命进行控制。通过将该重粒子照射深度调整到最佳，从而一并减小寄生二极管的反向恢复时间及漏电流。 另外，在专利文献6中记载了如下内容:在纵横比为8以上的较深的沟槽的侧壁多次进行倾斜离子注入，之后，在沟槽内填埋相反导电型的半导体层，从而形成在深度方向上较长的并列pn层。现有技术文献专利文献 专利文献1:日本专利特开2001-119022号公报专利文献2:美国专利第5216275号专利文献3:国际公开专利W02011/093473号公报专利文献4:日本专利特开2012-142330号公报专利文献5:国际公开专利W02010/024433号公报专利文献6:日本专利特开2007-235080号公报
技术实现思路
专利技术所要解决的技术问题 然而，如所述专利文献3所记载的那样，在使用多级外延法的情况下，如上所述，由于要重复6次图13所记载的4个工序:⑴外延生长、(2)离子注入、(3)形成图案以及 (4)离子注入，因此，工序变长，成本变高。 另一方面，若利用外延法来形成利用沟槽填埋法来形成的杂质浓度均匀的高浓度层，则将导致成本变高的问题。另外，在本文档来自技高网...

【技术保护点】
一种超接合半导体装置的制造方法，其特征在于，包括以下工序：通过外延生长在高浓度的半导体基板上形成浓度低于该半导体基板的第1导电型的第1半导体层的工序；在所述第1半导体层内从该第1半导体层的表面朝着所述半导体基板形成沟槽的工序；在所述沟槽中填埋通过外延生长而得到的第2导电型的第2半导体层，形成超接合即并列pn层的工序；在所述并列pn层的表面层上形成元件表面结构的工序；在形成所述元件表面结构的工序后，对所述半导体基板的背面进行磨削，使该半导体基板厚度变薄的工序；在使所述半导体基板厚度变薄的工序后，从所述半导体基板的背面侧对所述元件表面结构下的所述并列pn层进行重粒子照射，从而形成重粒子照射层的工序；以及通过热处理使通过所述重粒子照射而形成的所述重粒子照射层的重粒子发生施主化，形成杂质浓度低于所述第2半导体层而高于所述第1半导体层的高浓度的第1导电型的第3半导体层。

【技术特征摘要】
2013.02.25 JP 2013-0344871.一种超接合半导体装置的制造方法，其特征在于，包括以下工序: 通过外延生长在高浓度的半导体基板上形成浓度低于该半导体基板的第I导电型的第I半导体层的工序； 在所述第I半导体层内从该第I半导体层的表面朝着所述半导体基板形成沟槽的工序; 在所述沟槽中填埋通过外延生长而得到的第2导电型的第2半导体层，形成超接合即并列Pn层的工序； 在所述并列Pn层的表面层上形成元件表面结构的工序； 在形成所述元件表面结构的工序后，对所述半导体基板的背面进行磨削，使该半导体基板厚度变薄的工序； 在使所述半导体基板厚度变薄的工序后，从所述半导体基板的背面侧对所述元件表面结构下的所述并列Pn层进行重粒子照射，从而形成重粒子照射层的工序；以及 通过热处理使通过所述重粒子照射而形成的所述重粒子照射层的重粒子发生施主化，形成杂质浓度低于所述第2半导体层而高于所述第I半导体层的高浓度的第I导电型的第3半导体层。2.如权利要求1所 述的超接合半导体装置的制造方法，其特征在于， 所述重粒子照射层配置于所述元件表面结构下方、从所述元件表面结构下到所述并列pn层的下端为止的距离的1/2以下的范围内。3.如权利要求2所述的超接合半导体装置的制造方法，其特征在于， 所述重粒子照射层配置于所述元件表面结构下方、从所述元件表面结构下到所述并列pn层的下端为止的距离的1/4以下的范围内。4.如权利要求1所述的超接合半导体装置的制造方法，其特征在于， 所述重粒...

【专利技术属性】
技术研发人员：山田三千矢，藤平龙彦，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本;JP