具有原生切换机制的非对称多核心处理器制造技术

本发明专利技术公开具有原生切换机制的非对称多核心处理器，包含一第一与一第二处理核心，以支援其指令集架构的特征集合中相对应的一第一与一第二特征子集合。受支援的该第一特征子集合少于指令集架构的特征集合的所有特征。受支援的第一与第二特征子集合互不相同，但其结合即为指令集架构的特征集合的所有特征。当一执行绪由第一核心执行时，第一核心检测执行绪是否尝试利用该指令集架构的特征集合中不包含于受支援的第一特征子集合的一特征，以做出指示由第一核心切换至第二核心用以执行执行绪的回应。此不受支援的特征可为一不受支援的指令或操作模式。此切换动作可在低效能/低功耗的核心过度使用或是在高功耗/高效能的核心利用率过低时执行。

【技术实现步骤摘要】
具有原生切换机制的非对称多核心处理器
本专利技术关于一种处理器,尤其是一种非对称多核心处理器。 本申请案主张2013年3月26日提出的美国临时专利申请案第61/805，225号“ASYMMETRIC MULT1-CORE PROCESSOR WITH NATIVE SWITCHING MECHANISM”的优先权，其内容整体引用为本专利技术的公开内容。
技术介绍
总部位于英国剑桥的处理器授权商ARM近来提出一种称为“大小核(big.LITTLE)”的处理架构。举例来说，大小核系统的“大核(big)”可以是效能较高且功耗较高的CorteX-A15处理器，而与其匹配的“小核(LITTLE) ”可以是效能较低且功耗较低的Cortex-A7处理器。此系统可在依据执行绪的运算强度，在此二个处理器间进行切换。若是此执行绪具有高运算强度，此系统会切换至Cortex-A15处理器执行；反之，当执行绪不具有高运算强度时，此系统就会切换至Cortex-A7处理器执行。透过如此处理，就可以使整体效能接近Cortex-A15处理器的水准,而功耗则是介于处理器Cortex_A7与Cortex_A15之间。此设计特别适用于由电池供电且所需效能变化范围大的处理平台，例如智能手机。 在Peter Greenhalgh 着，于 2011 年九月发布的 ARM 白皮书 “Big.LITTLEProcessing with ARM CortexTM - A15&Cortex_A7”中，即指出 Cortex_A15 与 Cortex_A7 处理器的架构相同，并以此为大小核(big.LITTLE)的一重要范例。进一步来说，这两个处理器都是采用ARM v7A架构。(举例来说，Cortex-A7处理器系采用ARM v7A架构的虚拟与大型实体定址延伸(Virtualizat1n and Large Physical Address Extens1ns))基于此,这两个处理器都可以执行此架构下的所有指令，虽然部分指令的执行上会呈现不同的效能与功耗。此操作系统会决定切换处理器的时点，以试着满足当前执行的应用程序所需的效倉泛。 大小核(big.LITTLE)的一限制在于，两个处理器之间需要充分的架构相容性。此问题在于架构内的指令具要相当数量晶体管的配合的情况下，会变得更为显著。举例来说，就算是单指令多数据(SMD)指令，其最低硬件需求也相当可观，即使是小核(LITTLE)处理器，也具有简单的硬件来对于SMD指令内各别部分的数据进行排序。基本上，这些指令在应用程序内的出现情形，即高度相关于此应用程序对于高效能处理的需求。基于此，在小核处理器内的SMD简单硬件不大可能会有明显的使用时间，因为此硬件很快就无法满足应用程序的效能需求致使系统切换至大核(big)处理器处理。因此，小核处理器内的SMD简单硬件将会是浪费。 大小核(big.LITTLE)的另一限制在于，操作系统需要改变以在处理器切换时作出处理并调和此切换动作。但是，说服操作系统的开发者将这些为此特殊利用而设置的指令纳入其中是相当困难的，尤其对于嵌入式操作系统的开发者更是如此。 大小核(big.LITTLE)的另一个缺点在于，操作系统决定大小核处理器切换时点的部分会消耗当前正在运作的处理器的频宽而使此频宽无法为应用程序所使用。亦即，切换编码并非与应用程序平行执行，而是互为代替。 大小核(big.LITTLE)的另一个缺点在于，部分应用程序难以开发出有效的切换编码。亦即，除非是功耗显然过多(即大核处理器执行过久)或是效能过低(即小核处理器执行过久)的情况下，否则操作系统难以知晓切换时点来执行处理器的切换。
技术实现思路
本专利技术的一实施例提供一种处理器。此处理器具有一指令集架构(ISA)，而此指令集架构具有一特征集合。此处理器包含一第一与一第二处理核心，用以支援该指令集架构的特征集合中，相对应的一第一与一第二特征子集合。受支援的该第一特征子集合少于该指令集架构的特征集合的所有特征。受支援的该第一与该第二特征子集合互不相同。受支援的该第一与该第二特征子集合的结合即为该指令集架构的特征集合的所有特征。当一执行绪由该第一核心执行时，该第一核心检测该执行绪是否尝试利用该指令集架构的特征集合中不包含于受支援的该第一特征子集合的一特征，以做出指示该处理器由该第一核心切换至该第二核心执行该执行绪的回应。 本专利技术的另一实施例提供一种由一处理器执行的方法。此处理器具有一指令集架构以及一第一与一第二处理核心。此指令集架构具有一特征集合。此方法包含:当一执行绪由该第一核心执行时，检测该执行绪是否尝试利用该指令集架构的特征集合中不包含于一第一特征子集合的一特征。该第一核心用以支援该第一特征子集合。受支援的该第一特征子集合系少于该指令集架构的特征集合的所有特征。该第二核心用以支援该指令集架构的特征集合中的一第二特征子集合。受支援的该第一与该第二特征子集合的特征互不相同。该第一与该第二特征子集合所支援的特征的结合即为该指令集架构的特征集合的所有特征。此方法亦包含:将该执行绪的执行切换至该第二核心而非该第一核心，以回应该检测步骤。 本专利技术的又一实施例提供一种处理器。此处理器包含至少二个处理核心，其中一个该处理核心执行一执行绪的功耗较低但效能亦较低。该处理器系检测一事件是否发生，以指示该执行绪的执行由该些核心中的一第一核心切换至该些核心中的一第二核心。该处理器在检测到该事件时，自动将该执行绪的状态由该第一核心移转到该第二核心以为回应，而非由执行于该第一核心的架构软件来指示该处理器将该执行绪的状态由该第一核心移转到该第二核心。 本专利技术的又一实施例提供一种由一处理器执行的方法。此处理器具有至少二个处理核心，其中一个该处理核心执行一执行绪的功耗较低但效能亦较低。此方法包含:利用该处理器检测一事件是否发生，以指示该执行绪的执行由该些核心中的一第一核心切换至该些核心中的一第二核心。此方法亦包含:在检测到该事件时，利用该处理器自动将该执行绪的状态由该第一核心移转到该第二核心以为回应，而非由执行于该第一核心的架构软件来指示该处理器将该执行绪的状态由该第一核心移转到该第二核心。 关于本专利技术的优点与精神可以藉由以下的专利技术详述及附图得到进一步的了解。 【附图说明】 图1为本专利技术一非对称多核心处理器一实施例的方块不意图。 图2与图3为图1的处理器的运作的流程图。 图4为一非对称多核心处理器一实施例的方块不意图，其将切换管理单兀整合于非对称核心内。 图5为一非对称多核心处理器一实施例的方块不意图,其非对称核心系直接将执行绪状态视为切换执行的一部分来移转。 图6为图5的处理器的运作的流程图。 图7为本专利技术一非对称多核心处理器的另一实施例的方块不意图。 其中，附图标记: 处理器100 高特征核心102 低特征核心104 切换管理单元106 共享状态储存单元108 【具体实施方式】 名词定义 指令集架构，从微处理器家族的脉络来看包含⑴指令集；(2)指令集的指令所能存取的资源集(例如:记忆体定址所需的寄存器与模式)；以及(3)微处理器处理指令集的指令的操作模式(例如:16位本文档来自技高网...

【技术保护点】
一种处理器，具有一指令集架构，其特征在于，该指令集架构具有一特征集合，该处理器包含：一第一与一第二处理核心，用以支援该指令集架构的特征集合中，相对应的一第一与一第二特征子集合；其中，受支援的该第一特征子集合少于该指令集架构的特征集合的所有特征；其中，受支援的该第一与该第二特征子集合互不相同；其中，受支援的该第一与该第二特征子集合的结合即为该指令集架构的特征集合的所有特征；其中，当一执行绪由该第一核心执行时，该第一核心检测该执行绪是否尝试利用该指令集架构的特征集合中不包含于受支援的该第一特征子集合的一特征，以做出指示该处理器由该第一核心切换至该第二核心用以执行该执行绪的回应。

【技术特征摘要】
2013.03.26 US 61/805,225;2013.11.12 US 14/077,7401.一种处理器，具有一指令集架构，其特征在于，该指令集架构具有一特征集合，该处理器包含: 一第一与一第二处理核心，用以支援该指令集架构的特征集合中，相对应的一第一与一第二特征子集合； 其中，受支援的该第一特征子集合少于该指令集架构的特征集合的所有特征； 其中，受支援的该第一与该第二特征子集合互不相同； 其中，受支援的该第一与该第二特征子集合的结合即为该指令集架构的特征集合的所有特征； 其中，当一执行绪由该第一核心执行时，该第一核心检测该执行绪是否尝试利用该指令集架构的特征集合中不包含于受支援的该第一特征子集合的一特征，以做出指示该处理器由该第一核心切换至该第二核心用以执行该执行绪的回应。2.如权利要求1的处理器，其特征在于，相较于该第二核心，该第一核心执行该执行绪的功耗较少但效能较低。3.如权利要求1的处 理器，其特征在于， 该受支援的第二特征子集合少于该指令集架构的特征集合的所有特征； 其中，当该执行绪由该第二核心执行时，该第二核心检测该执行绪是否尝试利用该指令集架构的特征集合中不包含于受支援的该第二特征子集合的一特征，以做出指示该处理器切换至该第一核心用以执行该执行绪的回应。4.如权利要求1的处理器，其特征在于，该第一核心依据其于该执行绪中是否遭遇到该第一核心不支援的该指令集架构的一指令，以检测该执行绪尝试利用不包含于受支援的该第一特征子集合的该特征。5.如权利要求1的处理器，其特征在于，该第一核心依据该执行绪是否尝试进入该第一核心不支援的该指令集架构的一操作模式，以检测该执行绪尝试利用不包含于受支援的该第一特征子集合的该特征。6.如权利要求1的处理器，其特征在于，由该第一核心切换至该第二核心执行该执行绪的切换动作包含将该执行绪的状态由该第一核心移转到该第二核心，其中，在检测到该执行绪尝试利用该指令集架构的特征集合中不包含于受支援的该第一特征子集合的该特征时，该处理器自动执行该状态移转以为回应，而非由执行于该第一核心的架构软件来指示该处理器执行该状态移转。7.如权利要求1的处理器，其特征在于，还包含: 一切换管理单元，用以检测该第二核心的利用率在执行该执行绪时是否低于一临界值，以指示该处理器由该第二核心切换至该第一核心执行该执行绪。8.如权利要求7的处理器，其特征在于，该切换管理单元还用以检测该第一核心的利用率在执行该执行绪时是否高于一第二临界值，以切换至该第二核心执行该执行绪。9.如权利要求7的处理器，其特征在于，该切换管理单元包含一第三核心，该第三核心异于该第一与该第二核心。10.如权利要求7的处理器，其特征在于，该切换管理单元包含该第二核心的微码。11.如权利要求1的处理器，其特征在于，在该第一核心指示该处理器切换至该第二核心执行该执行绪后，该第一核心进入一低功耗模式。12.如权利要求11的处理器，其特征在于，在该第一核心进入该低功耗模式前，该第一核心储存该执行绪的一执行状态。13.如权利要求12的处理器，其特征在于，在该第二核心执行该执行绪前，该第二核心取得由该第一核心的该执行绪所储存的该执行状态。14.如权利要求13的处理器，其特征在于，在该第二核心取得该执行绪所储存的该执行状态前，该第二核心离开一低功耗模式。15.一种由一处理器执行的方法，其特征在于，该处理器具有一指令集架构以及一第一与一第二处理核心，该指令集架构具有一特征集合，该方法包含: 当一执行绪由该第一核心执行时，检测该执行绪是否尝试利用该指令集架构的特征集合中不包含于一第一特征...

【专利技术属性】
技术研发人员：罗德尼·E·虎克，泰瑞·派克斯，G·葛兰·亨利，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：中国台湾;71