多芯片的电源供给控制电路制造技术

本实用新型专利技术涉及一种多芯片的电源供给控制电路，其可以应用在一电子设备中，包括一主控制芯片及一辅助芯片，主控制芯片包括一主控制器、至少一电源线路及至少一控制线路，电源线路之上设置有一第一开关器，辅助芯片经由电源线路连接一电压源以及通过控制线路连接主控制器；其中，当电子设备待机时，控制第一开关器断开，辅助芯片与电压源间的电源线路断路，电压源停止供给能量至辅助芯片而令辅助芯片停止运作，致使降低电子设备待机时的能量消耗。

【技术实现步骤摘要】

本技术涉及一种多芯片的电源供给控制电路，尤其涉及一种在待机时可以关 掉芯片的电源能量的控制电路。 多芯片的电源供给控制电路
技术介绍
随着半导体技术的演进，将多个芯片组合在单一封装结构之中已是技术发展的方 向，如此将可以缩小整体电路结构的体积，提升电性能力，进而使得设计出的电子设备可以 达到小型化的需求。 为了电路结构缩小化的目的，目前多芯片封装结构是可以采取堆叠方式来设置多 个芯片。请参阅图1(A)为现有堆叠式的多芯片封装结构示意图。如图所示，多芯片封装结 构100包括一主控制芯片11及至少一辅助芯片12。主控制芯片11设置在一基板10的表 面上，而辅助芯片12堆叠设置在主控制芯片11的表面上。 基板10包括多个基板接合垫101，主控制芯片11包括多个主控制芯片垫111、 112、113,而辅助芯片12包括多个辅助芯片垫121。主控制芯片11的主控制芯片垫111通 过打线连接至基板10的基板接合垫101，以使主控制芯片11与基板10电性连接。辅助芯 片12的辅助芯片垫121通过打线连接至主控制芯片11的主控制芯片垫112,以使辅助芯片 12与主控制芯片11电性连接。 又，辅助芯片12的辅助芯片垫121经由打线至主控制芯片11的主控制芯片垫 112,而后再经由主控制芯片11的主控制芯片垫113打线至基板10的基板接合垫101，以使 辅助芯片12与基板10电性连接。或者，如图1(B)所示，辅助芯片12的辅助芯片垫121也 可以选择直接打线至基板10的基板接合垫101，以使辅助芯片12与基板10电性连接。 多芯片封装结构100可以应用在一电子设备中。当电子设备待机时，辅助芯片12 理论上应该完全停止运作才是，然而，以往多芯片封装结构100的电路设计，辅助芯片12大 都可以通过电源线路及/或控制线路取得电源能量，使得辅助芯片12的内部元件往往处在 微导通状态（weakly turn-on)而造成能量的消耗。若电子设备为一可携式电子设备，将会 因为辅助芯片12无谓的能量消耗，使得电子设备的电池待机时间相对的缩短而不利于电 子设备的使用。
技术实现思路
本技术的一目的，在于提供一种多芯片的电源供给控制电路，其电路可以应 用在一电子设备中，包括有一主控制芯片及至少一辅助芯片，辅助芯片通过电源线路及控 制线路连接主控制芯片中的一电压源及一主控制器，在电源线路及控制线路分别设置一开 关器，当电子设备待机时，操控开关器断开，以令电源线路及控制线路断路，则，电压源将无 法通过电源线路及控制线路供电至辅助芯片，以使辅助芯片真正停止运作，致使降低电子 设备待机时的能量消耗。 为达上述目的，本技术提供一种多芯片的电源供给控制电路，其包括： -主控制芯片，包括一主控制器、至少一电源线路及至少一控制线路，电源线路之 上设置有一第一开关器；及 一辅助芯片，经由电源线路连接一电压源以及通过控制线路连接主控制器，其中 第一开关器接收一第一开关信号以根据第一开关信号进行闭合或断开。 上述的电源供给控制电路，其中该第一开关器闭合时，该辅助芯片与该电压源间 的该电源线路导通，而该第一开关器断开时，该辅助芯片与该电压源间的该电源线路断路。 上述的电源供给控制电路，其中各控制线路之上分别设置有一第二开关器，该第 二开关器接收一第二开关信号以根据该第二开关信号进行闭合或断开。 上述的电源供给控制电路，其中尚包括至少一拉升电阻，各拉升电阻的一端连接 该电压源而另一端连接对应的该控制线路，其中该第二开关器闭合时，该辅助芯片与该拉 升电阻间的该控制线路导通，而该第二开关器断开时，该辅助芯片与该拉升电阻间的该控 制线路断路。 上述的电源供给控制电路，其中该主控制器经由该控制线路传送至少一数据信号 及/或至少一时脉信号至该辅助芯片。 上述的电源供给控制电路，其中该主控制芯片尚包括至少一第一主芯片垫及至少 一第二主芯片垫，该第一主芯片垫连接该电源线路，该第二主芯片垫连接该控制线路，该辅 助芯片包括至少一第一辅助芯片垫及至少一第二辅助芯片垫，该辅助芯片通过该第一辅助 芯片垫连接该主控制芯片的该第一主芯片垫以及通过该第二辅助芯片垫连接该主控制芯 片的该第二主芯片垫。 上述的电源供给控制电路，其中该电源供给控制电路应用在一电子设备中，当该 电子设备待机时，该第一开关器接收一禁能状态的该第一开关信号以进行断开。 上述的电源供给控制电路，其中该电源供给控制电路应用在一电子设备中，当该 电子设备待机时，该第二开关器接收一禁能状态的该第二开关信号以进行断开。 上述的电源供给控制电路，其中该主控制芯片及该辅助芯片是以堆叠方式依序设 置在一基板之上。 上述的电源供给控制电路，其中该主控制芯片及该辅助芯片是以并排方式排列设 置在一基板之上。 本技术的功效在于，当电子设备待机时，控制第一开关器断开，辅助芯片与电 压源间的电源线路断路，电压源停止供给能量至辅助芯片而令辅助芯片停止运作，致使降 低电子设备待机时的能量消耗。 以下结合附图和具体实施例对本技术进行详细描述，但不作为对本技术 的限定。 【附图说明】 图1㈧：现有堆叠式的多芯片封装结构示意图； 图1 (B):现有又一堆叠式的多芯片封装结构示意图； 图2 :本技术多芯片的电源供给控制电路的电路结构示意图。 其中，附图标记 100多芯片封装结构 101基板接合垫 11 主控制芯片 111主控制芯片垫 112主控制芯片垫 113主控制芯片垫 12 辅助芯片 121辅助芯片垫 200多芯片的电源供给控制电路 20 主控制芯片 201第一主芯片垫 202第二主芯片垫 21 主控制器 210控制线路 211第二开关器 22 电压源 220 电源线路 221第一开关器 25 拉升电阻 30 辅助芯片 301第一辅助芯片垫 302第二辅助芯片垫 【具体实施方式】 下面结合附图对本技术的结构原理和工作原理作具体的描述： 请参阅图2,为本技术多芯片的电源供给控制电路的电路结构示意图。如图所 示，本技术多芯片的电源供给控制电路200可以应用在一电子设备之中，其包括一主 控制芯片20及至少一辅助芯片30。主控制芯片20及辅助芯片30可以采用堆叠方式依序 设置在基板之上而形成一堆叠式的多芯片封装结构，或者采用并排方式排列设置在基板之 上而形成一并排式的多芯片封装结构。 其中，主控制芯片20包括一主控制器21、至少一控制线路210及至少一电源线路 220。辅助芯片30可以通过控制线路210连接主控制器21以及通过电源线路220连接一 电压源（VBAT)22。 控制线路210为一信号传输线路，例如：串行数据线（Serial Data line，SDA)、串 行时脉线（Serial Clock line, SCL)。主控制器21可以通过控制线路210传输至少一数 据信号（Data signal)及/或至少一时脉信号（clock signal)至辅助芯片30,以控制辅助 芯片30的本文档来自技高网...

【技术保护点】
一种多芯片的电源供给控制电路，其特征在于，包括：一主控制芯片，包括一主控制器、至少一电源线路及至少一控制线路，电源线路之上设置有一第一开关器；及一辅助芯片，经由电源线路连接一电压源以及通过控制线路连接主控制器，其中第一开关器接收一第一开关信号以根据第一开关信号进行闭合或断开。

【技术特征摘要】
1. 一种多芯片的电源供给控制电路，其特征在于，包括： 一主控制芯片，包括一主控制器、至少一电源线路及至少一控制线路，电源线路之上设 置有一第一开关器；及 一辅助芯片，经由电源线路连接一电压源以及通过控制线路连接主控制器，其中第一 开关器接收一第一开关信号以根据第一开关信号进行闭合或断开。2. 根据权利要求1所述的电源供给控制电路，其特征在于，该第一开关器闭合时，该辅 助芯片与该电压源间的该电源线路导通，而该第一开关器断开时，该辅助芯片与该电压源 间的该电源线路断路。3. 根据权利要求1所述的电源供给控制电路，其特征在于，各控制线路之上分别设置 有一第二开关器，该第二开关器接收一第二开关信号以根据该第二开关信号进行闭合或断 开。4. 根据权利要求3所述的电源供给控制电路，其特征在于，尚包括至少一拉升电阻， 各拉升电阻的一端连接该电压源而另一端连接对应的该控制线路，其中该第二开关器闭合 时，该辅助芯片与该拉升电阻间的该控制线路导通，而该第二开关器断开时，该辅助芯片与 该拉升电阻间的该控制线路断路。5. 根据权利要求1所述的电源供给控制电路，其特征在于，该主控制器经由该控制线...

【专利技术属性】
技术研发人员：庄朝喜，杨展升，刘宇华，
申请(专利权)人：络达科技股份有限公司，
类型：新型
国别省市：中国台湾;71