同步处理设备、同步处理方法和程序技术

本技术属于涉及使得可能在更短时间段中实现频率同步的同步处理设备、同步处理方法和程序。抖动量计算单元基于包含时间信息的同步分组，计算抖动量。抖动累积单元计算由所述抖动量计算单元计算的抖动量的累积值。比较单元从计算的抖动量的累积值输出频率误差校正值。控制电压生成单元输出基于所述频率误差校正值的频率控制电压。本技术例如可以应用于与发送设备时间同步的接收器设备。

【技术实现步骤摘要】
【国外来华专利技术】同步处理设备、同步处理方法和程序
本技术涉及同步处理设备、同步处理方法和程序。具体地，其涉及使得可能在更短 时间段中实现频率同步的同步处理设备、同步处理方法和程序。
技术介绍
已知接收器设备通过利用要从发送设备发送并且包含关于发送侧的时间信息的 同步分组，与发送设备时间同步（专利文献1、2)。 图1示出与发送设备时间同步的接收器设备的传统配置的示例。注意到，图1的 接收器设备代表在接收器设备的总体配置的同步处理中涉及的一部分的配置，并且可以被 视为（可以说）同步处理设备的配置。 图1的接收器设备包括NIC(网络接口卡）1、同步分组处理单元2、频率误差检测 单元3、时钟生成单元4、计数器5、时钟单元6和同步信号生成单元7。 NIC1连接到作为非同步网络的LAN(局域网），接收寻址到NIC1的分组，并且输出 分组到随后级。当从发送设备接收同步分组时，NIC1输出接收的同步分组到同步处理单元 2。同步分组包含指示发送设备输出该同步分组时的时间（发送时间）的发送时间信息。 同步分组处理单元2包括同步分组接收单元11、接收时间记录单元12、发送时间 记录单元13和抖动量计算单元14。 同步分组接收单元11获取（接收）从NIC1提供的同步分组，并且输出该同步分 组到接收时间记录单元12和发送时间记录单元13。 接收时间记录单元12记录在由同步分组接收单元11接收同步分组时计数器5的 计数值作为接收时间。发送时间记录单元13提取和记录包含在从同步分组接收单元11提 供的同步分组中的发送时间。接收时间记录单元12记录（保持）接收最后两个同步分组 时的接收时间，同时发送时间记录单元13记录（保持）最后两个同步分组的发送时间。 抖动量计算单元14基于在接收时间记录单元12和发送时间记录单元13中记录 的两个相邻同步分组的接收时间和发送时间，计算抖动量。具体地，抖动量计算单元14计 算作为接收时间的差别的第一差别与作为两个相邻同步分组的发送时间的差别的第二差 别之间的差别作为抖动量。 具体地，取同步分组的接收时间和发送时间为t(a)和s(a)，并且其之后的同步分 组的接收时间和发送时间为t (b)和s (b)，抖动量计算单元14用以下表达式计算抖动量： 抖动量=(t(b) - t(a)) - (s(b) - s(a))⑴ 在表达式（1)中，括号中的a和b代表同步分组的样本号。在抖动量不受网络上 同步分组的延迟时间的变化影响的条件下，在此要确定的抖动量对应于发送侧和接收侧之 间的时钟频率误差。此外，在抖动量受网络上同步分组的延迟时间的变化影响的条件下，抖 动量对应于时钟频率误差和延迟时间的变化的影响的复合。 频率误差检测单元3包括滤波器单元21、累积单元22、量化单元23和DAC&LPF24。 由抖动量计算单元14计算的抖动量提供到滤波器单元21。滤波器单元21执行诸 如平滑滤波的滤波，其移除提供的抖动量中的噪声。滤波器单元21将已从其移除噪声之后 的抖动量输出到累积单元22。 累积单元22累积来自滤波器单元21的输出，并且将累积结果输出到量化单元23。 累积单元22具有当抖动=0时保持控制电压的功能。 量化单元23量化累积单元22的输出。DAC&LPF24D/A转换作为通过量化单元23 的量化结果的量化值，并且进一步使其经历低通滤波。来自DAC&LPF24的输出是用于控制 频率误差的校正的VC0控制电压（信号）。 时钟生成单元4基于来自频率误差检测单元3的VC0控制电压，产生（生成）预 定频率（时钟频率）的时钟CLK，并且输出时钟CLK到计数器单元5、时钟单元6、同步信号 生成单元7等。时钟生成单元4包括例如诸如VCX0等的电压可变型的晶体振荡器。 计数器5基于要在时钟生成单元4中生成的时钟CLK计数时钟值。计数器5的计 数值提供到同步分组处理单元2的接收时间记录单元12。 时钟单元6基于要在时钟生成单元4中生成的时钟CLK计数时钟值。在频率同步 之后，时钟单元6的计数值重写到要从发送时间记录单元13提供的发送时间，并且作为时 间信息提供到同步信号生成单元7。 同步信号生成单元7基于从时钟生成单元4提供的时钟CLK生成同步信号，并且 将同步信号提供到接收器设备中的各个单元。来自时钟单元6的时间信息用于将接收侧和 发送侧的同步信号置于相同相位。 将简要描述通过图1的接收器设备的同步处理。 首先，在同步分组处理单元2中，用表达式（1)计算抖动量。然后，在频率误差检测 单元3中，从计算的抖动量移除噪声，以生成用于校正频率误差的VC0控制电压，并且将VC0 控制电压提供到时钟生成单元4。时钟生成单元4通过基于VC0控制电压生成时钟CLK，校 正时钟频率的频率误差。校正的时钟频率的时钟CLK提供到计数器5,并且作为接收时间记 录单元12记录接收时间时的计数值的参考。因此，频率锁定环电路包括接收时间记录单元 12、抖动量计算单元14、频率误差检测单元3、时钟生成单元4和计数器5。 未示出的接收器设备的同步判断单元判断是否已经建立频率同步。如果确定对于 预定时间段作为如上所述的频率锁定环的执行的结果已经建立频率同步，则同步判断单元 允许时钟单元6基于从发送时间记录单元13提供的同步分组的发送时间重写计数值。当 允许时钟单元6重写计数值时，其开始计数值的重写并且将重写之后的计数值提供到同步 信号生成单元7。 引用列表 专利文献 专利文献 1 :JP2〇04-3〇48〇9A 专利文献 2 JP2010-232845A
技术实现思路
技术问题 在如上所述的频率同步控制处理中，频率同步的精度和引入（entrainment)时间 严重依赖于用于从抖动量移除噪声的滤波器单元21的滤波器特性。因为由于在LAN中出 现的同步分组的到达延迟时间中的分散生成抖动量，所以取决于网络拓扑、构成网络的交 换机的性能或者通信量条件，抖动量广泛地变化。因为当噪声不能完全移除时频率误差残 留，所以鉴于应该尽可能多地移除噪声，最好增加滤波器单元21中滤波器级的数目。然而， 由于滤波器级的增加的数目导致更长的引入时间，如果在标准等中存在的话，那么对于引 入时间的限制可能不能被满足。 已经鉴于这样的情况作出本技术，并且使得能够在更短时间段内实现频率同步。 对于问题的解决方案 根据本公开的实施例，提供一种同步处理设备，包括：抖动量计算单元，用于基于 包含时间信息的同步分组，计算抖动量；累积单元，用于计算由所述抖动量计算单元计算的 抖动量的累积值；频率误差校正单元，用于根据由所述累积单元计算的抖动量的累积值，输 出频率误差校正值；以及控制电压输出单元，用于输出基于所述频率误差校正值的频率控 制电压。 根据本公开的实施例，提供一种由同步处理设备执行的同步处理方法，包括以下 步骤：基于包含时间信息的同步分组，计算抖动量；计算计算的抖动量的累积值；根据计算 的抖动量的累积值，输出频率误差校正值；以及输出基于所述频率误差校正值的频率控制 电压。 根据本公开的实施例，提供一种程序，用于使得计本文档来自技高网...

【技术保护点】
一种同步处理设备，包括：抖动量计算单元，用于基于包含时间信息的同步分组，计算抖动量；累积单元，用于计算由所述抖动量计算单元计算的抖动量的累积值；频率误差校正单元，用于根据由所述累积单元计算的抖动量的累积值，输出频率误差校正值；以及控制电压输出单元，用于输出基于所述频率误差校正值的频率控制电压。

【技术特征摘要】
【国外来华专利技术】2012.01.30 JP 2012-0165481. 一种同步处理设备，包括： 抖动量计算单元，用于基于包含时间信息的同步分组，计算抖动量； 累积单元，用于计算由所述抖动量计算单元计算的抖动量的累积值； 频率误差校正单元，用于根据由所述累积单元计算的抖动量的累积值，输出频率误差 校正值；以及 控制电压输出单元，用于输出基于所述频率误差校正值的频率控制电压。2. 如权利要求1所述的同步处理设备，其中所述频率误差校正单元比较由所述累积单 元计算的抖动量的累积值与上限阈值和下限阈值，并且当由所述累积单元计算的抖动量的 累积值超过所述上限阈值或下限阈值时，输出所述频率误差校正值。3. 如权利要求2所述的同步处理设备，其中所述频率误差校正单元在所述抖动量的累 积值超过所述上限阈值时输出用于降低频率的所述频率误差校正值，并且在所述抖动量的 累积值超过所述下限阈值时输出用于增加频率的所述频率误差校正值。4. 如权利要求2所述的同步处理设备，其中在所述抖动量的累积值超过所述下限阈值 时，所述累积单元设置所述抖动量的累积值为预定值。5. 如权利要求4所述的同步处理设备，其中所述下限阈值和所述预定值为0。6. 如权利要求4所述的同步处理设备，还包括： 最小值侧样本检测单元，用...

【专利技术属性】
技术研发人员：松永修，猪俣直树，金田瑞规，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP