包括电磁吸收和屏蔽的半导体装置制造方法及图纸

公开了一种半导体装置，该半导体装置包括用于吸收EMI和/或RFI的材料。该装置包括：衬底(202)；一个或更多个半导体裸芯(224、225)；以及围绕所述一个或更多个半导体裸芯(224、225)的模塑料。用于吸收EMI和/或RFI的所述材料可设置在所述衬底(202)上的阻焊膜层(210)内或上。该装置还包括围绕所述模塑料并且与衬底上的EMI/RFI吸收材料相接触的EMI/RFI吸收材料，以将所述一个或更多个半导体裸芯(224、225)完全包覆在EMI/RFI吸收材料中。

【技术实现步骤摘要】
【国外来华专利技术】包括电磁吸收和屏蔽的半导体装置
本专利技术的实施例涉及半导体装置。
技术介绍
对便携式消费电子产品需求的迅猛增长推进了对高容量存储装置的需求。如闪存 卡的非易失性半导体存储装置开始被广泛地使用以满足对数字信息存储和交换的日益增 长的需求。这类存储装置的便携性、多功能性和朴实耐用的设计，连同其高可靠性和大容 量，已使得他们可理想地用于多种多样的电子设备，包括例如数码相机、数字音乐播放器、 视频游戏控制器、PDA和移动电话。 虽然已知多种多样的封装结构，但闪存卡通常可被制为系统级封装（SiP)或多芯 片模块（MCM)，其中多个裸芯以堆叠式结构安装在衬底上。现有技术的图1和图2中示出了 常规半导体封装2〇(无模塑料）的边视图。典型的封装包括安装至衬底26的多个半导体 裸芯22、24。尽管未在图1和图2中示出，该半导体裸芯可在裸芯的上表面上形成有裸芯焊 盘。衬底26可形成有夹在上导电层和下导电层之间的电绝缘核。该上和/或下导电层可 被刻蚀以形成包括电导线和接触垫（contact pad)的电导图案。焊线30被焊接在半导体裸 芯22、24的裸芯焊盘和衬底26的接触垫之间，以将半导体裸芯电连接至衬底。衬底上的该 电导线因此提供裸芯和主设备之间的电通路。一旦裸芯和衬底之间形成电连接，该组件就 典型地被包裹在模塑料中以提供保护性封装。 已知的是使用偏移式结构（现有技术的图1)或堆叠式结构（现有技术的图2)将 半导体裸芯互相叠放起来。在图1的偏移式结构中，各裸芯有偏移地堆叠，以使得下方的下 一个裸芯的焊盘露出。该偏移需要衬底上的较大覆盖区，而衬底上的空间非常宝贵。在图 2的堆叠式结构中，两个或更多个半导体裸芯以一个直接位于另一个之上的方式堆叠，从而 相较于偏移式结构，占据衬底上的覆盖区较小。然而，在堆叠式结构中，必须在相邻的半导 体裸芯之间提供用于焊线30的空间。除了焊线30本身的高度之外，还必须在焊线上方留出 额外的空间，因为一个裸芯的焊线30与上方的下一个裸芯的焊线如接触可能导致电短路。 如图2所示，因此已知的是提供电介质隔离层34来为焊线30提供足够的空间以将焊线30 焊接至下方裸芯24上的裸芯焊盘。 因为电子组件变得更小且工作频率更高，由电磁干扰（EMI)和射频干扰（RFI)造 成的噪音和串扰变得更令人担忧。EMI是电磁辐射的感应现象，电磁辐射是由携载快速变化 的信号的电路发射的，作为其对其它电路的正常操作的伴生物，电磁辐射产生不期望的信 号（干扰或噪声）。RFI是射频电磁辐射从一个电路到另一个电路的传输，其也造成了不期 望的干扰或噪声。 -些半导体封装已尝试在半导体封装级屏蔽EMI和RFI辐射的传输和接收。虽然 防止了干扰，但这些常规方案存在其它缺陷，这些缺陷使得在不期望的封装级包含这类特 征。由此，通常在使用半导体封装的主设备级进行屏蔽。主设备级方案典型地涉及提供围 绕接收或安装半导体封装的空间的金属屏蔽。代替屏蔽，还已知的是吸收EMI和RFI。然 而，常规的吸收式方案还未能令人满意地解决半导体封装中的EMI和/或RFI问题。 【附图说明】 图1和图2是现有技术中两种常规半导体封装设计的边视图，其中省略了模塑料。 图3是示出了根据本公开的半导体装置的装配的流程图。 图4是根据本公开的实施方式的衬底的俯视图。 图5是根据本公开的实施方式的衬底的边视图。 图6是根据本公开的实施方式的衬底的俯视图。 图7是根据本公开的实施方式的包括具有EMI/RFI吸收体的阻焊膜的衬底的边视 图。 图8是根据本公开的替换性实施方式的包括设置在阻焊膜层上的EMI/RFI吸收层 的衬底的边视图。 图9是根据本公开的实施方式的包括EMI/RFI吸收阻焊膜层的衬底的俯视图。 图10是根据本公开的实施方式的包括半导体裸芯和接地管脚的衬底的边视图。 图11是根据本公开的实施方式的包括半导体裸芯和接地管脚的衬底的俯视图。 图12是在第一包封工艺过程中被包封的、包括半导体裸芯和接地管脚的衬底的 边视图。 图13是在第一包封工艺过程中被包封的、包括半导体裸芯和接地管脚的衬底的 俯视图。 图14是根据本公开的半导体装置在施加了 EMI/RFI吸收和屏蔽层之后的边视图。 图15是根据本公开的半导体装置在施加了 EMI/RFI吸收和屏蔽层之后的俯视图。 图16是根据本公开的半导体装置在第二包封工艺之后的边视图。 图17是根据本公开的半导体装置在第二包封工艺之后的俯视图。 图18是根据本公开的包括用于附着至主设备印刷电路板的焊球的半导体装置的 边视图。 【具体实施方式】 下面将参照图3到图18描述各实施方式，其涉及包括电磁干扰（EMI)和射频干扰 (RFI)的屏蔽和吸收的半导体封装。应理解，本专利技术能够以不同的形式实施并且不应被视为 限于在本文中列举的实施方式。提供这些实施方式是为了使本公开更加透彻和完整，并且 能够充分地向本领域技术人员传达本专利技术。事实上，本专利技术旨在覆盖这些实施方式的替换、 修改和等同方案，并且这些方案都包含在由随附权利要求书所限定的本专利技术的范围和精神 内。此外，在下面关于本专利技术的具体描述中，为了提供对本专利技术的透彻理解，示出了许多特 定细节，但是，本领域技术人员应该清楚，本专利技术可无需这些具体细节而实施。 本文可能使用的术语顶（顶部）、底（底部）、上（上部）、下（下部）仅 用于便利和例示的目的，并不意味着限制本专利技术的描述，因为参照对象的位置可能发生变 化。 现在将参照图3的流程图以及图4至图18的俯视图和边视图来解释本技术的实 施方式。图4是包括多个衬底202的衬底面板201的俯视图。面板201允许同时批量地将 衬底202加工成多个半导体装置200以实现规模经济。所示出的衬底面板201上的衬底 202的行和列数仅为示例性的，在其它实施方式中衬底202的行和/或列数可发生变化。 在图5和图6的边视图和俯视图中示出了单个衬底202的示例。该衬底202可为 各种不同的芯片载体介质，包括印刷电路板（PCB)、引线框或卷带式自动接合（TAB)带。如 果衬底202是PCB，该衬底可由各种导电层204形成，每层由电介质核203分隔。为了简明 起见，图7、8、10、12、14、16和18的边视图示出了由一对导电层环绕的单核203,但这些附图 中的衬底202可与图5中的衬底202相同。图5中所示的衬底中的层数仅为示例性的，其 它实施方式中可能有更多或更少的层。 核203可由各种电介质材料形成，诸如，例如聚酰亚胺叠层、包括FR4和FR5的环 氧树脂、双马来酰亚胺三嗪（bismaleimide triazine(BT))等。尽管对于本专利技术而言不很严 格，但该核可具有介于40 μ m至200 μ m之间的厚度，在替换性实施方式中该核的厚度可在 该范围之外变化。在替换性实施方式中，该核可为陶瓷或有机物。如下方将解释的，可额外 添加 EMI/RFI吸收体或者包含EMI/RFI吸收体作为核203的一部分。 环绕该核203的导电层204可由铜或铜合金、镀过的铜或镀过的铜合金、镀了铜的 钢或其它金属以及已知的用在衬底面板上本文档来自技高网...

【技术保护点】
一种半导体装置，包括：衬底，该衬底包括：电介质核，所述电介质核上的导电层，以及所述导电层上的阻焊膜层，所述衬底包括吸收材料，所述吸收材料用于吸收电磁干扰(EMI)和射频干扰(RFI)中的至少之一；以及固定至所述衬底的一个或更多个半导体裸芯。

【技术特征摘要】
【国外来华专利技术】1. 一种半导体装置，包括： 衬底，该衬底包括：电介质核，所述电介质核上的导电层，以及所述导电层上的阻焊膜 层，所述衬底包括吸收材料，所述吸收材料用于吸收电磁干扰（EMI)和射频干扰（RFI)中的 至少之一；以及 固定至所述衬底的一个或更多个半导体裸芯。2. 如权利要求1所述的半导体装置，其中所述吸收材料被设置为所述阻焊膜的一部 分。3. 如权利要求2所述的半导体装置，其中所述吸收材料作为所述阻焊膜的一部分而被 混合在所述阻焊膜中。4. 如权利要求2所述的半导体装置，其中在所述阻焊膜被施加于所述衬底之前，所述 吸收材料以层形式被设置在所述阻焊膜上。5. 如权利要求1所述的半导体装置，其中在所述阻焊膜被施加于所述衬底之后，所述 吸收材料以层的形式被设置在所述阻焊膜上。6. 如权利要求1所述的半导体装置，其中所述吸收材料被设置为所述电介质核的一部 分。7. -种半导体装置，包括： 衬底； 所述衬底上的阻焊膜层，所述阻焊膜层包括第一吸收材料，所述第一吸收材料用于吸 收电磁干扰（EMI)和射频干扰（RFI)中的至少之一； 固定并电连接至所述衬底的一个或更多个半导体裸芯； 包封至少所述一个或更多个半导体裸芯的模塑料；以及 设置在所述模塑料上的层，所述层包括第二吸收材料，所述第二吸收材料用于吸收EMI 和RFI中的至少之一。8. 如权利要求7所述的半导体装置，其中所述第一吸收材料和第二吸收材料具有相同 的成分。9. 如权利要求7所述的半导体装置，其中所述第二吸收材料设置在所述模塑料的顶表 面上以及所述模塑料的向下延伸并与所述衬底上的所述阻焊膜层相接触的侧面上，所述第 一吸收材料和第二吸收材料完全包覆所述一个或更多个半导体裸芯。10. 如权利要求7所述的半导体装置，其中所述第二吸收材料设置在所述模塑料的顶 表面上，并且不设置在所述模塑料的延伸至与所述阻焊膜层相接触的侧面上。11. 如权利要求7所述的半导体装置，还包括围绕所述模塑料上的所述层的第二模塑 料。12. 如权利要求7所述的半导体装置，其中所述第一吸收材料和第二吸收材料中的至 少之一是铁氧体。13. 如权利要求7所述的半导体装置，其中所述第一吸收材料和第二吸收材料中的至 少之一是碳化硅、碳纳米管、二氧化镁、羰基铁粉末、铝硅铁粉、硅化铁、磁性合金和磁性薄 片及粉末中的一种。14. 如权利要求7所述的半导体装置，其中所述第一吸收材料作为所述阻焊膜的一部 分被混合在所述阻焊膜中。15. 如权利要求7所述的半导体装置，其中在所述阻焊膜被施加于所述衬底之前，所述 第一吸收材料以层的形式被设置所述阻焊膜上。16. -种半导体装置，包括： 衬底； 所述衬底上的阻焊膜层，所述阻焊膜层包括第一吸收材料，所述第一吸收材料用于吸 收电磁干扰（EMI)和射频干扰（RFI)中的至少之一； 固定并电连接至所述衬底的一个或更多个半导体裸芯； 包封至少所述一个或更多个...

【专利技术属性】
技术研发人员：黄大成，白晔，钱开友，邱进添，
申请(专利权)人：晟碟半导体上海有限公司，晟碟信息科技上海有限公司，
类型：发明
国别省市：上海;31