具有受控栅极放电电流的驱动器电路制造技术

本发明专利技术的一些实施例涉及具有受控栅极放电电流的驱动器电路。通过一种包括被配置用于感测驱动晶体管的漏极-源极电压的感测电路的电路，对具有漏极和源极的驱动晶体管的栅极进行放电。第一电流吸收路径耦合到驱动晶体管的栅极。当感测电流感测到驱动晶体管的较低漏极-源极电压时，第一电流吸收路径向驱动晶体管的栅极施加高放电电流。第二电流吸收路径也耦合到驱动晶体管的栅极。第二电流吸收路径被配置用于当感测电流感测到驱动晶体管的较高漏极-源极电压时向驱动晶体管的栅极施加低放电电流。

【技术实现步骤摘要】
具有受控栅极放电电流的驱动器电路
本专利技术涉及包括高侧驱动器电路和低侧驱动器电路的驱动器电路，其在驱动晶体管截止期间具有受控栅极放电电流。
技术介绍
本领域熟知使用驱动器电路来驱动负载。驱动器电路可以包括高侧驱动器电路，该高侧驱动器电路包括耦合在高供电电压节点与负载之间的驱动晶体管(其中负载耦合在驱动晶体管与诸如接地之类的低供电电压节点之间)。驱动器电路可以备选地包括低侧驱动器电路，该低侧驱动器电路包括耦合在负载和低供电电压节点之间的驱动晶体管(其中负载耦合在高供电电压节点与驱动晶体管之间)。在另一已知配置中，通过分离的驱动器电路(分别在高侧和低侧)从高侧和低侧二者驱动负载。为了满足由耦合到负载的驱动器电路的切换操作引起的电磁干扰(EMI)方面的要求，重要的是控制用于使驱动晶体管导通和截止的转换速率。这可以通过限制驱动晶体管的控制节点处的充电/放电电流来完成。本领域中进一步期望的是最小化驱动器电路的导通/截止延迟。这可以通过在驱动晶体管的控制节点处使用大的充电/放电电流来完成。现有技术的驱动器电路使用应用于驱动晶体管的控制节点的放电和充电二者的单一固定电流。找到满足电磁干扰方面的要求并最小化导通/截止延迟的单一固定电流是具有挑战性的。通常，当使驱动晶体管导通时(控制节点的充电)可以找到满足这两个要求的这种电流，但在使驱动晶体管截止(控制节点的放电)方面产生不足。在图1所示的一个现有技术方案中，驱动器电路用于(在高侧驱动器实现中)检测驱动晶体管(参考标号10)的栅极-源极(gate-to-source)电压(Vgs)，并且如果检测到的Vgs超过驱动晶体管的阈值电压两倍，则向驱动晶体管12的栅极提供升压放电电流Id(即，超过充电电流Ic的放电电流)。在图2所示的另一现有技术方案中，驱动器电路用于(在高侧驱动器实现中)检测驱动晶体管(参考标号14)的栅极-漏极(gate-to-drain)电压(Vgd)，并且如果检测到的Vgd超过零则向驱动晶体管12的栅极提供升压放电电流Id(即，超过充电电流Ic的放电电流)。不利地，这两种现有技术方案从驱动器电路供电电压节点(Vcp)抽取额外电流并且实现数字开/关电流(参考标号16)。现有技术方案还利用占用大电路集成面积的高电压组件。本领域需求不遭受与图1和图2的现有技术方案相关联的电流和切换问题的改进的驱动器电路。此外，将存在提供占用减小的电路集成面积的电路的优势。
技术实现思路
在一个实施例中，一种用于对具有漏极和源极的驱动晶体管的栅极进行放电的电路，包括：感测电路，被配置用于感测驱动晶体管的漏极-源极(drain-to-source)电压；第一电流吸收路径，被配置用于耦合到驱动晶体管的栅极，所述第一电流吸收路径被配置用于当感测电流感测到驱动晶体管的较低漏极-源极电压时向驱动晶体管的栅极施加高放电电流；以及第二电流吸收路径，被配置用于耦合到驱动晶体管的栅极，所述第二电流吸收路径被配置用于当感测电流感测到驱动晶体管的较高漏极-源极电压时向驱动晶体管的栅极施加低放电电流。在一个实施例中，一种用于对具有漏极和源极的驱动晶体管的栅极进行放电的方法，包括：感测驱动晶体管的漏极-源极电压；当感测到的驱动晶体管的漏极-源极电压低于阈值时，激活耦合到驱动晶体管的栅极的第一电流吸收路径，以向驱动晶体管的栅极施加高放电电流；以及当感测到的驱动晶体管的漏极-源极电压高于阈值时，激活耦合到驱动晶体管的栅极的第二电流吸收路径，以向驱动晶体管的栅极施加低放电电流。在一个实施例中，一种电路，包括：驱动晶体管，具有栅极、漏极和源极；被配置用于响应于指示驱动晶体管的截止的控制信号而供应第一电流的电路；感测节点，连接成接收所述第一电流；第一电路路径，连接在感测节点与驱动晶体管的源极之间，所述第一电路路径从感测节点到源极呈现依赖于驱动晶体管的漏极-源极电压的第一电压降；第二电路路径，连接在感测节点与驱动晶体管的源极之间，所述第二电路路径从感测节点到源极呈现依赖于驱动晶体管的漏极-源极电压的第二电压降；第一电流吸收路径，被配置用于当第一电压降小于第二电压降时向驱动晶体管的栅极施加第一放电电流；以及第二电流吸收路径，被配置用于当第二电压降小于第一电压降时向驱动晶体管的栅极施加小于第一放电电流的第二放电电流。在一个实施例中，一种电路，包括：驱动晶体管，具有栅极、漏极和源极；被配置用于响应于指示所述驱动晶体管的截止的控制信号而供应第一电流和第二电流的电路；第一节点，连接成接收所示第一电流；第二节点，连接成接收所述第二电流；第一电流镜电路，具有耦合到第一节点并且被配置用于接收第一电流的输入并且包括被配置用于向驱动晶体管的栅极施加低放电电流的第一电流吸收路径；第二电流镜电路，具有在第二节点处的共同节点并且具有耦合到驱动晶体管的漏极的输入，当跨驱动晶体管的漏极-源极电压小于阈值时第二电流镜电路输出第三电流；以及第三电流镜电路，具有耦合到第二电流镜电路的输出并且被配置用于接收第二电流的输入，并且包括被配置用于向驱动晶体管的栅极施加高放电电流的第二电流吸收路径。附图说明为了更好地理解实施例，现在将仅通过示例的方式对附图进行参考，其中：图1和图2是现有技术驱动器电路的示意电路图；图3是高侧驱动器电路的示意图；图4图示了用于图3的驱动器电路的操作波形；图5是低侧驱动器电路的示意图；以及图6图示了用于图5的驱动器电路的操作波形。具体实施方式现在参照图3，其图示了包括驱动晶体管122的高侧驱动器电路100的示意图。电路100包括第一输入晶体管102，该第一输入晶体管102具有被配置用于接收数字输入信号IN的控制节点(栅极)。逻辑非(NOT)门104具有耦合为接收数字输入信号IN的输入和耦合到第二输入晶体管106的控制节点(栅极)的输出。输入晶体管102和106优选地为n沟道MOSFET器件。偏置电流生成器108向通过晶体管112、114和116形成的电流镜电路110的输入供应电流。晶体管112、114和116的控制节点(栅极)连接在一起并且连接到晶体管112的导电节点(漏极)，其中该漏极节点形成电流镜电路110的输入。晶体管114的导电节点(漏极)耦合到晶体管102的导电节点(源极)，并且晶体管116的导电节点(漏极)耦合到晶体管106的导电节点(源极)。晶体管112、114和116的导电节点(源极)耦合到低电压供应节点118(例如接地)。晶体管112、114和116优选地为n沟道MOSFET器件。栅极充电晶体管120具有耦合到晶体管102的导电节点(漏极)的导电节点(源极)。晶体管120的控制节点(栅极)耦合成接收等于在驱动晶体管122的导电节点(源极)处的电压加上3.3V的固定电压的调节电压。该晶体管120的功能将在下面更详细地进行描述。晶体管120优选地为n沟道MOSFET器件。由晶体管126和128形成的电流镜124具有耦合到晶体管120的导电节点(漏极)的输入。晶体管126和128的控制节点(栅极)连接在一起并且连接到晶体管126的导电节点(漏极)，其中漏极节点形成电流镜电路124的输入。晶体管126和128的导通节点(源极)耦合到高电压供应节点130(Vcp)，在优选实施例中，该高电压供应节点130为超过驱动晶本文档来自技高网...

【技术保护点】
一种用于对具有漏极和源极的驱动晶体管的栅极进行放电的电路，包括：感测电路，被配置用于感测所述驱动晶体管的漏极‑源极电压；第一电流吸收路径，被配置用于耦合到所述驱动晶体管的栅极，所述第一电流吸收路径被配置用于当所述感测电流感测到所述驱动晶体管的较低漏极‑源极电压时向所述驱动晶体管的栅极施加高放电电流；以及第二电流吸收路径，被配置用于耦合到所述驱动晶体管的栅极，所述第二电流吸收路径被配置用于当所述感测电路感测到所述驱动晶体管的较高漏极‑源极电压时向所述驱动晶体管的栅极施加低放电电流。

【技术特征摘要】
1.一种用于对具有漏极和源极的驱动晶体管的栅极进行放电的电路，包括：感测电路，被配置用于感测所述驱动晶体管的漏极-源极电压；第一电流吸收路径，被配置用于耦合到所述驱动晶体管的栅极，所述第一电流吸收路径被配置用于当所述感测电路感测到所述驱动晶体管的较低漏极-源极电压时向所述驱动晶体管的栅极施加高放电电流；以及第二电流吸收路径，被配置用于耦合到所述驱动晶体管的栅极，所述第二电流吸收路径被配置用于当所述感测电路感测到所述驱动晶体管的较高漏极-源极电压时向所述驱动晶体管的栅极施加低放电电流，其中所述感测电路包括：二极管，具有阳极和被配置用于耦合到所述驱动晶体管的漏极的阴极，以及第一电流镜电路，具有耦合到所述二极管的阳极的输入和被配置用于生成控制所述第一电流吸收路径向所述驱动晶体管的栅极施加高放电电流的控制电流的输出。2.根据权利要求1所述的电路，其中所述第一电流吸收路径是第一电流镜的一部分，所述第一电流镜被配置用于响应于所述感测电路感测到所述驱动晶体管的所述较低漏极-源极电压而缩放用于施加到所述驱动晶体管的栅极的第一电流。3.根据权利要求1所述的电路，其中所述第二电流吸收路径是第二电流镜的一部分，所述第二电流镜被配置用于响应于所述感测电路感测到所述驱动晶体管的所述较低漏极-源极电压而缩放用于施加到所述驱动晶体管的栅极的第二电流。4.根据权利要求1所述的电路，其中所述第二电流吸收路径被进一步配置用于与第一电流吸收路径向所述驱动晶体管的栅极施加所述高放电电流同时地向所述驱动晶体管的栅极施加所述低放电电流。5.根据权利要求1所述的电路，还包括：第二电流镜电路，具有耦合到所述第一电流镜电路的共同节点的输出和响应于指示所述驱动晶体管的截止的控制信号而致动的输入。6.根据权利要求5所述的电路，还包括：第三电流镜电路，包括所述第一电流吸收路径并且具有耦合到所述第一电流镜电路的输出的输入。7.根据权利要求6所述的电路，还包括：第四电流镜电路，包括所述第二电流吸收路径并且具有耦合到所述第二电流镜电路的输入。8.根据权利要求1所述的电路，还包括：第二电流镜电路，具有耦合到所述第一电流镜电路的共同节点的第一输出、被配置用于控制由所述第二电流吸收路径向所述驱动晶体管的栅极施加所述低放电电流的第二输出、以及响应于指示所述驱动晶体管的截止的控制信号而致动的输入。9.根据权利要求8所述的电路，还包括：第三电流镜电路，包括所述第一电流吸收路径并且具有耦合到所述第一电流镜电路的输出的输入。10.根据权利要求9所述的电路，还包括：第四电流镜电路，包括所述第二电流吸收路径并且具有耦合到所述第二电流镜电路的第二输出的输入。11.根据权利要求1所述的电路，其中所述用于对具有漏极和源极的驱动晶体管的栅极进行放电的电路被实现为集成电路器件。12.根据权利要求11所述的电路，其中所述集成电路器件包括所述驱动晶体管。13.根据权利要求1所述的电路，其中所述感测电路包括：感测节点；第一电路路径，连接在所述驱动晶体管的源极和所述感测节点之间，并且呈现包括跨所述驱动晶体管的漏极-源极电压降的第一电压降；以及第二电路路径，连接在所述驱动晶体管的源极和所述感测节点之间，并且呈现不包括跨所述驱动晶体管的漏极-源极电压降的第二电压降；其中如果所述第一电压降小于所述第二电压降，则激活所述第一电流吸收路径，并且其中如果所述第二电压降小于所述第一电压降，则激活所述第二电流吸收路径。14.根据权利要求1所述的电路，其中所述感测电路包括：感测节点；以及电路路径，连接在所述感测节点与所述驱动晶体管的源极之间，并且呈现包括跨所述驱动晶体管的...

【专利技术属性】
技术研发人员：王飞，白文利，
申请(专利权)人：意法半导体研发上海有限公司，
类型：发明
国别省市：上海;31