具有绝缘层和二级层的层叠芯片组及其形成方法技术

一种芯片组(100)包括玻璃、石英或蓝宝石板(102)以及第一晶片(104)，第一晶片(104)具有在第一基底层(106)的第一侧(108)上的至少一个第一电路层(112)。第一晶片(104)连接到该板(102)，以使得该至少一个第一电路层(112)位于第一基底层(106)与该板(102)之间。具有在第二基底层(120)的第一侧(122)上的至少一个第二电路层(126)的第二晶片(126)连接到第一基底层(106)，以使得该至少一个第二电路层(126)位于第二基底层(120)与第一基底层(106)之间。还公开了一种形成芯片组的方法。

【技术实现步骤摘要】
【国外来华专利技术】根据35 U.S.C.§ 119的优先权要求本专利申请要求于2011年11月16日提交的题为“STACKED CMOS CHIPSET HAVINGAN INSULATING LAYER AND A SECONDARY LAYER AND METHOD OF FORMING SAME (具有绝缘层和二级层的层叠CMOS芯片组及其形成方法)”的美国临时申请N0.61/560，471的优先权，该临时申请被转让给本申请受让人并因而被明确援引纳入于此。公开领域本专利申请涉及一种芯片组及其形成方法，该芯片组具有接合到绝缘体的互补金属氧化物半导体(CMOS)层、以及层叠在该CMOS层上的二级层，并且本专利申请尤其涉及一种芯片组及其形成方法，该芯片组包括接合到绝缘体的CMOS层、且包括第二层，第二层具有无源元件、射频(RF)电路系统或微机电系统(MEMS)元件。背景随着蜂窝无线系统从2G演进到4G，使射频(RF)芯片组支持更大数量频带的需求也日益增加。提供有能力处置这些额外频带的芯片组可能要求对芯片组前端添加额外的收发器、滤波器、功率放大器、无源组件和开关，且此举增加了芯片组的成本和复杂度。蜂窝电话的RF系统主要由两部分组成:收发器，其通常是单个互补金属氧化物半导体(CMOS)芯片JPRF前端(包括各种板载组件:滤波器、双工器、RF开关、功率放大器和无源器件)。虽然CMOS收发器能够被设计成由不同的频带或模式共享(一般称为多模/多频带收发器设计)，但前端部分(尤其是滤波器和双工器)不能在不同频带之间共享，这仅是因为它们在不同频率范围中操作。当试图提高性能及减小尺寸和成本时，这些支持更多频带/模式的额外元件的存在会使前端成为一限制因素。常规的多频带和/或多模RF芯片组前端可包括诸如RF开关、功率放大器、声学滤波器和无源器件(例如电感器和电容器)等器件。虽然CMOS芯片元件通常会不断改变尺度，从而随着新的技术进步导致更低的成本和更小的尺寸，但前端并不总是能轻易地改变尺度。解决这种情况的一种办法是将多个芯片(例如GaAs天线开关、GaAs功率放大器、CMOS控制器、表面声波(SAW)滤波器、集成的无源器件等)集成到单个层压或陶瓷基板上。这种办法可被称为对前端集成的“系统级封装”解决方案。还有人关注通过引入可调谐前端来在系统架构级解决多频带复杂性问题。为了实现低损耗多频带可调谐系统，必须找到一种途径来将高Q值可调谐无源器件(如半导体变抗器和基于MEMS的可调谐电容器)和高性能RF开关实现在单个布置中。前端集成对于减小多频带和/或多模RF收发器芯片组的整体尺寸和成本可能也是有用的。因此将期望提供一种以空间和成本高效的方式将CMOS组件与其他前端组件集成的芯片组。概述 一个示例性实施例包括一种芯片组，该芯片组包括玻璃、石英或蓝宝石板以及第一晶片，第一晶片具有在第一基底层的第一侧上的至少一个第一电路层。第一晶片连接到该板，以使得该至少一个第一电路层位于第一基底层与该板之间。该芯片组还包括第二晶片，第二晶片具有在第二基底层的第一侧上的至少一个第二电路层，且第二晶片连接到第一基底层，以使得该至少一个第二电路层位于第二基底层与第一基底层之间。另一个实施例是一种形成芯片组的方法，该方法包括:提供包括第一硅基底以及在第一硅基底上的至少一个第一电路层的第一晶片，将该至少一个第一电路层连接到玻璃、石英或蓝宝石板，并随后移除第一硅基底的部分。该方法还包括提供包括第二硅基底以及在第二基底上的至少一个第二电路层的第二晶片，将该至少一个第二电路层连接到第一硅基底，并随后移除第二硅基底的部分。进一步的实施例包括一种芯片组，该芯片组包括用于支撑晶片的绝缘体板装置以及第一晶片，第一晶片包括在第一基底层的第一侧上的用于处理信号的至少一个第一电路装置，其中第一晶片连接到绝缘体板装置，以使得该至少一个第一电路装置位于第一基底层与绝缘体板装置之间。该芯片组进一步包括第二晶片，第二晶片包括在第二基底层的第一侧上的用于处理信号的至少一个第二电路装置，且其中第二晶片连接到第一基底层，以使得该至少一个第二电路位于第二基底层与第一基底层之间。另一个实施例是一种形成芯片组的方法，该方法包括:提供包括第一硅基底以及在第一硅基底上的至少一个第一电路层的第一晶片的步骤，将该至少一个第一电路层连接到玻璃、石英或蓝宝石板的步骤，随后移除第一硅基底的部分的步骤，提供包括第二硅基底以及在第二硅基底上的至少一个第二电路层的第二晶片的步骤，将该至少一个第二电路层连接到第一硅基底的步骤，以及随后移除第二硅基底的部分的步骤。附图简述给出附图以帮助对本专利技术实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。图1是根据一实施例的芯片组的示意性侧立面视图。图2-7是图1的芯片组的坯料和组件的示意性侧立面视图，示出了用于生产图1的芯片组的方法的装配阶段。图8是根据另一个实施例的芯片组的示意性侧立面视图。详细描述本专利技术的各方面在以下针对本专利技术具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本专利技术的范围。另外，本专利技术中众所周知的元素将不被详细描述或将被省去以免湮没本专利技术的相关细节。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例并不必然被解释为优于或胜过其他实施例。同样，术语“本专利技术的实施例”并不要求本专利技术的所有实施例都包括所讨论的特征、优点、或工作模式。[0021 ] 本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本专利技术的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文中所描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文中所描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本专利技术的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文中所描述的每个实施例，任何此类实施例的对应形式可在本文被描述为例如“配置成执行所描述的动作的逻辑”。图1解说了根据一实施例的芯片组100。芯片组100包括由绝缘体(诸如玻璃、石英或蓝宝石)形成的板102，第一绝缘体上覆硅(SOI)晶片104接合到板102。第一 SOI晶片104包括第一基底层或即第一绝缘层106，第一绝缘层106具有面向板102的第一侧108且具有第二侧110，并且第一 SOI晶片104还包括第一电路层112，该第一电路层112包括在第一绝缘层106的第一侧108上的多个CMOS晶体管114和相关联的连线。这些CMOS晶体管114和其它电路元件(未示出)可包括用于数字信号处理的电路系统、应本文档来自技高网...

【技术保护点】
一种芯片组，包括：玻璃、石英或蓝宝石板；第一晶片，所述第一晶片包括在第一基底层的第一侧上的至少一个第一电路层，所述第一晶片连接到所述板，以使得所述至少一个第一电路层位于所述第一基底层与所述板之间；以及第二晶片，所述第二晶片包括在第二基底层的第一侧上的至少一个第二电路层，所述第二晶片连接到所述第一基底层，以使得所述至少一个第二电路层位于所述第二基底层与所述第一基底层之间。

【技术特征摘要】
【国外来华专利技术】2011.11.16 US 61/560,471;2012.01.24 US 13/356,7171.一种芯片组，包括: 玻璃、石英或蓝宝石板； 第一晶片，所述第一晶片包括在第一基底层的第一侧上的至少一个第一电路层，所述第一晶片连接到所述板，以使得所述至少一个第一电路层位于所述第一基底层与所述板之间；以及 第二晶片，所述第二晶片包括在第二基底层的第一侧上的至少一个第二电路层，所述第二晶片连接到所述第一基底层，以使得所述至少一个第二电路层位于所述第二基底层与所述第一基底层之间。2.根据权利要求1所述的芯片组，其中所述第一基底层包括第一绝缘层，并且所述第二基底层包括第二绝缘层。3.根据权利要求2所述的芯片组，其中所述第一晶片和第二晶片各自包括绝缘体上覆硅(SOI)晶片。4.根据权利要求3所述的芯片组，其中所述至少一个第一电路层包括多个CMOS晶体管。5.根据权利要求3所述 的芯片组，其中所述至少一个第二电路层包括或支持至少一个无源电路元件。6.根据权利要求3所述的芯片组，其中所述至少一个第二电路层包括或支持至少一个微机电(MEMS)元件。7.根据权利要求3所述的芯片组，其中所述至少一个第二电路层包括或支持至少一个传感器。8.根据权利要求3所述的芯片组，其中所述第一SOI晶片直接接合到所述板。9.根据权利要求3所述的芯片组，其中所述第二SOI晶片直接接合到所述第一 SOI晶片。10.根据权利要求3所述的芯片组，其被集成到至少一个半导体管芯中。11.根据权利要求3所述的芯片组，其被集成到设备中，所述设备选自包括以下各项的组:机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、和计算机。12.根据权利要求3所述的芯片组，其中: 所述至少一个第一电路层包括多个CMOS晶体管， 所述至少一个第二电路层包括或支持至少一个无源组件或至少一个MEMS元件， 所述第一 SOI晶片直接接合到所述板，并且 所述第二 SOI晶片直接接合到所述第一绝缘层。13.根据权利要求3所述的芯片组，其包括第三晶片，所述第三晶片包括SOI且具有在第三绝缘层的第一侧上的至少一个第三电路层，所述第三晶片连接到所述第一晶片，以使得所述至少一个第三电路层位于所述第一绝缘层与所述第二绝缘层之间。14.根据权利要求13所述的芯片组，其中所述至少一个第三电路层包括CMOS晶体管。15.根据权利要求13所述的芯片组，其中所述第二晶片直接接合到所述第三晶片，以使得所述至少一个第二电路层位于所述第二绝缘层与所述第三绝缘层之间。16.根据权利要求13所述的芯片组，其中所述至少一个第一电路层包括数字电路，并且所述至少一个第三电路层包括模拟电路。17.根据权利要求13所述的芯片组，其中所述至少一个第一电路层包括数字电路，所述至少一个第二电路层包括或支持无源器件或MEMS元件，并且所述至少一个第三电路层包括模拟或RF电路。18.根据权利要求13所述的芯片组，其中所述第一基底层的表面积基本等于所述第二基底层的表面积，并且所述第二基底层的表面积基本等于所述第三基底层的表面积。19.一种形成芯片组的方法，包括: 提供第一晶片，所述第一晶片包括第一硅基底以及在所述第一硅基底上的至少一个第一电路层； 将所述至少一个第一电路层连接到玻璃、石英或蓝宝石板，并随后移除所述第一硅基底的部分； 提供第二晶片，所述第二晶片包括第二硅基底以及在所述第二硅基底上的至少一个第二电路层；以及 将所述至少一个第二电路层连接到所述第一硅基底，并随后移除所述第二硅基底的部分。20.根据权利要求19所述的方法，包括在所述第一硅基底与所述第二硅基底之间提供 绝缘层。21.根据权利要求20所述的方法，其中将所述至少一个第二电路层连接到所述第一硅基底包括将所述至少一个第二电路层直接接合到所述绝缘层。22.根据权利要求19所述的方法，其中所述第一硅基底包括第一绝缘层，第一硅体位于所述第一绝缘层的第一侧上且所述至少一个第一电路层位于所述第一绝缘层的第二侧上，并且移除所述第一硅基底的部分包括移除所述第一硅体，以及 其中所述第二硅基底包括第二绝缘层，第二硅体位于所述第二绝缘层的第一侧上且所述至少一个第二电路层位于所述第二绝缘层的第二侧上，并且移除所述第二硅基底的部分包括移除所述第二硅体。23.根据权利要求19所述的方法，包括在所述第一硅基底与所述第二硅基底之间提供第一绝缘层，其中所述第二硅基底包括第二绝缘层，其中硅体位于所述第二绝缘层的第一侧上且所述至少一个第二电路层位于所述第二绝缘层的第二侧上，并且其中移除所述第二硅基底的部分包括移除所述硅体。24.根据权利要求23所述的方法，包括形成通孔，所述通孔延伸穿过所述第一绝缘层且将所述至少一个第一电路层的部分电连接到所述至少一个第二电路层的部分。25.根据权利要求23所述的方法，其中所述至少一个第一电路层包括多个CMOS晶体管。26.根据权利要求23所述的方法，其中所述至少一个第二电路层包括至少一个无源组件。27.根据权利要求23所述的方法，其中所述至少一个第二电路层包括至少一个模拟/RF组件。28.根据权利要求23所述的方法，其中所述至少一个第二电路层包括至少一个微机电(MEMS)或传感器组件。29.根据权利要求23所述的方法，其中将所述至少一个第一电路层连接到玻璃、石英或蓝宝石板包括将所述至少一个第一电路层直接接合到所述玻璃、石英或蓝宝石板。30.根据权利要求19所述的方法，包括:提供包括第三硅基底以及在所述第三硅基底上的至少一个第三电路层的第三晶片，将所述至少一个第三电路层连接到所述第二硅基底以及随后移除所述第三硅基底的部分。31.根据权利要求30所述的方法，其中所述第一硅基底包括第一绝缘层，第一硅体位于所述第一绝缘层的第一侧上且所述至少一个第一电路层位于所述第一绝缘层的第二侧上，并且移除所述第一硅基底的部...

【专利技术属性】
技术研发人员：C·左，C·尹，SJ·朴，C·S·罗，M·F·维伦茨，J·金，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US