指令模拟处理器、方法和系统技术方案

一方面的处理器包括用于接收第一指令和用于确定第一指令将被模拟的解码逻辑。该处理器还包括与解码逻辑耦合的模拟模式知晓解码后指令处理器逻辑。模拟模式知晓解码后指令处理器逻辑将处理从指令解码的一个或多个控制信号。该指令是用于模拟第一指令的一个或多个指令的集合中的一个指令。模拟模式知晓解码后指令处理器逻辑在处于模拟模式时将与在不处于模拟模式时不同地处理这一个或多个控制信号。还公开了其它装置以及方法和系统。

【技术实现步骤摘要】

技术介绍

本文所述的各实施例一般涉及处理器。尤其地，本文所述的各实施例一般涉及处理器中的指令模拟。背景信息处理器通常具有指令集架构（ISA）ISA一般表示处理器的架构中涉及编程的那部分。ISA通常包括处理器的本机指令、架构寄存器、数据类型、寻址模式等。ISA的一部分是指令集。该指令集一般包括提供给处理器以供执行的宏指令或ISA级指令。执行逻辑和其他流水线逻辑被包括以处理该指令集中的指令。通常，这样的执行逻辑和其他流水线逻辑的数量可能相当大。通常，该指令集中的指令越多，并且该指令集中的指令越复杂和/或越专用，这样的逻辑的数量就越大。这样的硬件可能趋于增加处理器的制造成本、尺寸和/或功率消耗。附图简述通过参考用来说明本专利技术的实施例的以下描述和附图，可最好地理解本发明。在附图中：图1是计算机系统的一实施例的框图。图2是模拟处理器中的指令的方法的一实施例的方框流程图。图3是解说用一个或多个指令的集合来模拟指令的逻辑的一实施例的框图。图4是解说允许处理器在处于仿真模式时以与在不处于仿真模式时相比不同的方式来处理异常情况的逻辑的一实施例的框图。图5是解说允许处理器在处于仿真模式时以与在不处于仿真模式时不同的方式来访问资源和/或信息的逻辑的一实施例的框图。图6是由处理器和/或在处理器中执行的方法的一实施例的方框流程图。图7是解说允许给定操作码具有面不同含义的逻辑的一实施例的框图。图8是可由操作系统模块执行的方法的一实施例的方框流程图。图9是具有选择模块的程序加载器模块的一实施例的框图，所述选择模块用于选择软件库中具有对于将使用一个或多个功能、子例程、或其他部分的集合的软件而言合适的给定操作码的含义的一个或多个功能、子例程、或其他部分的集合。图10A是解说根据本专利技术的各实施例的示例性按序流水线和示例性的寄存器重命名、无序发布/执行流水线两者的框图。图10B是解说根据本专利技术的各实施例的要包括在处理器中的按序架构核的示例性实施例和示例性的寄存器重命名、无序发布/执行架构核两者的框图。图11A是根据本专利技术实施例的单处理器核连同其到管芯上互连网络的连接以及其2级(L2)高速缓存的本地子集的框图。图11B是根据本专利技术的各实施例的图11A中的处理器核的一部分的展开图。图12是根据本专利技术的各实施例可具有一个以上的核、可具有集成存储器控制器以及可具有集成图形的处理器的框图。图13所示为根据本专利技术的一个实施例的系统的框图。图14所示为根据本专利技术的一实施例的第一更具体示例性系统的框图。图15所示为根据本专利技术的一实施例的第二更具体示例性系统的框图。图16所示为根据本专利技术的一实施例的SoC的框图。图17是根据本专利技术的各实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。具体实施方式本文所公开的是指令模拟处理器、方法和系统。在以下描述中，阐述了多个具体细节（例如，具体的模拟模式知晓逻辑、用于处理异常情况的方法、特权资源和信息的类型、逻辑实现、微架构细节、操作序列、逻辑划分/集成细节、硬件/软件划分细节、处理器配置、系统组件的类型和相互关系等）。然而，应当理解，本专利技术的各实施例可以在不具有这些具体细节的情况下得到实施。在其他实例中，公知的电路、结构和技术未被详细示出以免混淆对本描述的理解。图1是计算机系统100的一实施例的框图。在各个实施例中，计算机系统可以表示台式计算机、膝上型计算机、笔记本电脑、平板计算机、上网本、智能电话、个人数字助理、蜂窝电话、服务器、网络设备（例如，路由器或交换机）、移动因特网设备（MID）、媒体播放器、智能电视、机顶盒、视频游戏控制器、或其他类型的电子设备。计算机系统包括处理器101的一实施例。在某些实施例中，处理器可以是通用处理器。例如，处理器可以是通常用作中央处理单元（CPU）的类型的通用处理器。在其他实施例中，处理器可以是专用处理器。合适的专用处理器的示例包括但不限于，协处理器、图形处理器、通信处理器、网络处理器、加密处理器、嵌入式处理器、以及数字信号处理器（DSP），这里仅给出几个示例。该处理器可以是各种复杂指令集计算（CISC）处理器、各种精简指令集计算（RISC）处理器、各种超长指令字（VLIW）处理器、其各种混合、或完全其他类型的处理器中的任何处理器。计算机系统还包括通过耦合机制109与处理器101耦合的存储器110的实施例。本领域公知的用于耦合处理器和存储器的任何常规耦合机制均是合适的。这样的机制的示例包括但不限于互连、总线、中枢、存储器控制器、芯片集、芯片集组件等，及其组合。存储器可包括一个或多个相同类型或不同类型的存储器设备。适合于各实施例的一个常用类型的存储器是动态的随机存取存储器（DRAM），但是可另选地使用其他类型的存储器（例如，闪存）。存储器110可以具有存储在其中的软件111。软件可以包括例如一个或多个操作系统（OA）以及一个或多个应用。在操作期间，软件的一部分可以被加载到处理器上，并在处理器上运行。如图所示，处理器可以接收处理器的指令集中的ISA指令102。例如，指令获取单元可以获取这些ISA指令。ISA指令可以表示宏指令、汇编语言指令、机器级指令或提供给处理器解码和执行的其他指令。如图所示，在某些实施例中，ISA指令可以包括非被模拟指令103和一个或多个类型的被模拟指令104。处理器包括解码逻辑105。解码逻辑也可以被称为解码单元或解码器。解码逻辑可以接收ISA指令102。在非被模拟指令103的情况下，解码逻辑可以解码相对较高级的指令，并输出一个或多个相对较低级的微指令、微操作、微代码入口点、或从ISA指令导出的其他相对较低级的指令或控制信号。在该解说中，这些被示为经解码指令106。从解码器输出的这些经解码指令可以反映、表示输入到该解码器的较高级的ISA指令和/或从其导出，并且可以通过一个或多个较低级（例如，电路级或硬件级）操作来实现这些ISA指令。该解码器可以使用各种不同的机制来实现，包括但不限于，微代码只读存储器（ROM）、查找表、硬件实现、可编程逻辑阵列（PLA）和本领域公知的用于实现解码器的其他机制。解码后指令处理器逻辑107与解码逻辑耦合。解码后指令处理器逻辑可以表示处理处理器的流水线的指令的解码后部分。解码后指令处理器逻辑可以接收并处理经解码指令106。通常，解码后指令处本文档来自技高网...

【技术保护点】
一种处理器，包括：用于接收第一指令和用于确定所述第一指令将被模拟的解码逻辑；以及与所述解码逻辑耦合的模拟模式知晓解码后指令处理器逻辑，所述模拟模式知晓解码后指令处理器逻辑用于在处于模拟模式时与在不处于模拟模式时不同地处理从用于模拟所述第一指令的一个或多个指令的集合中的指令解码出的一个或多个控制信号。

【技术特征摘要】
2013.03.16 US 13/844,8811.一种处理器，包括：
用于接收第一指令和用于确定所述第一指令将被模拟的解码逻辑；以及
与所述解码逻辑耦合的模拟模式知晓解码后指令处理器逻辑，所述模拟模式知
晓解码后指令处理器逻辑用于在处于模拟模式时与在不处于模拟模式时不同地处理
从用于模拟所述第一指令的一个或多个指令的集合中的指令解码出的一个或多个控
制信号。
2.如权利要求1所述的处理器，其特征在于，所述第一指令比所述集合中的
每一个指令都更复杂，因为所述第一指令涉及被执行的更多操作。
3.如权利要求2所述的处理器，其特征在于，所述处理器不使用微代码来实
现指令集中的任何指令。
4.如权利要求1所述的处理器，其特征在于，所述一个或多个指令的集合中
的每一指令与所述第一指令属于同一指令集。
5.如权利要求1到4中的任一项所述的处理器，其特征在于，所述模拟模式
知晓解码后指令处理器逻辑包括用于将在处理所述一个或多个控制信号时将要发生
的异常情况报告给模拟逻辑的模拟模式知晓异常情况处理程序逻辑。
6.如权利要求5所述的处理器，其特征在于，所述模拟模式知晓异常情况处
理程序逻辑将把所述第一指令的地址存储在栈中。
7.如权利要求5所述的处理器，其特征在于，所述模拟模式知晓异常情况处
理程序逻辑将把对该所述异常情况的指示以及所述异常情况的过错代码存储在与所
述模拟逻辑耦合的一个或多个寄存器中。
8.如权利要求5所述的处理器，其特征在于，所述模拟模式知晓异常情况处
理程序逻辑将响应于所述异常情况而避免将控制直接转移到异常情况处理程序，并且
其中所述模拟逻辑的一个或多个指令将把控制转移到所述异常情况处理程序。
9.如权利要求1到4中的任一项所述的处理器，其特征在于，所述模拟模式
知晓解码后指令处理器逻辑包括用于在处于所述模拟模式时与在不处于所述模拟模
式时不同地控制通过所述一个或多个控制信号对资源和信息中的至少一个的访问的
模拟模式知晓访问控制逻辑。
10.如权利要求9所述的处理器，其特征在于，所述模拟模式知晓访问控制逻
辑在处于所述模拟模式时将允许对所述资源和所述信息中的所述至少一个的访问，并
且在不处于所述模拟模式时将阻止对所述资源和所述信息中的所述至少一个的访问。
11.如权利要求10所述的处理器，其特征在于，所述资源和所述信息中的所
述至少一个包括下列各项中的至少一个：安全逻辑、安全信息、加密逻辑、解密逻辑、
随机数生成器逻辑、为操作系统的访问保留的逻辑、为操作系统的访问保留的一部分
存储器、以及为操作系统的访问保留的信息。
12.如权利要求10所述的处理器，其特征在于，所述资源和所述信息中的至
少一个包括在另一逻辑处理...

【专利技术属性】
技术研发人员：W·C·拉什，B·L·托尔，S·D·哈恩，G·J·辛顿，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US