具有双误差比较器的高速串行数据接收器架构制造技术

本发明专利技术的各实施方式总体上涉及具有双误差比较器的高速串行数据接收器架构。具体地，涉及一种接收器路径，包括第一比较器模块、第二比较器模块、第三比较器模块和第四比较器模块。第一比较器模块被配置为基于经由接收器路径接收的信号生成第一数字输出信号，第一数字输出信号指示接收的信号中的第一数据和第一误差之和。第二比较器模块被配置为基于经由接收器路径接收的信号生成第二数字输出信号，第二数字输出信号指示接收的信号中的第二数据和第二误差之和。第三比较器模块被配置为基于经由接收器路径接收的信号生成第三数字输出信号，第三数字输出信号指示接收的信号中的第一数据。第四比较器模块被配置为基于经由接收器路径接收的信号生成第四数字输出信号，第四数字输出信号指示接收的信号中的第二数据。

【技术实现步骤摘要】
具有双误差比较器的高速串行数据接收器架构相关申请的交叉引用本申请要求于2013年3月12日递交的第61/777，741号美国临时申请以及于2014年3月10日递交的第14/202,041号美国专利技术专利申请的权益。本申请涉及于2013年8月8日递交的第13/962，900号美国专利申请。上述引用的申请的全部公开内容以引用方式并入于此。
本专利技术涉及在通信接口的接收器路径中的比较器。
技术介绍
本文提供的
技术介绍
描述用于一般性地呈现本公开的背景的目的。当前被提名的专利技术人的工作(到在此
技术介绍
部分描述的工作的程度)以及在提交时可能无法以其他方式作为现有技术衡量的本描述的诸多方面，既不被明确地也不被暗含地承认为针对本公开内容的现有技术。 发送器和接收器之间的信号路径(例如串行数据接口的接收器路径)包括通信信道。例如，串行数据接口可以是高速串行数据接口。经由通信信道发送的数据可能被噪声、干扰和/或频率相关的衰减和分散所更改。频率相关的衰减可以将失真引入到发送的信号中。例如，失真可以包括符号间干扰(ISI)和抖动。失真可以在如由接收器接收的信号中引起误差。 可以使用差分信令实现通信信道。差分信令可以减少某些形式的干扰(比如共模噪声)的影响。可以在通信信道中使用诸如连续时间线性均衡器(CTLE)之类的均衡器以部分地补偿信道衰减。CTLE可以被实现为具有固定的或可编程的频率相关退化(degenerat1n)特征的差分放大器。例如，可以实现可编程的频率相关退化，这允许调整差分放大器中的一个或多个电阻和/或电容值。电阻和电容值还可以限定“卷起点”，其指代差分放大器将在其开始提升差分放大器的输出信号的最小频率。 图1示出接收器路径100(例如串行数据接收器)，其包括通信信道104、均衡器108、误差比较器模块112以及数据比较器模块116。误差比较器模块112包括采样器120、求和器124、判决反馈估计(DFE)模块128以及限幅器(slicer) 132。均衡器108例如可以是开关式连续时间线性均衡器(CTLE)或者具有集成采样器的开关式CTLE。 均衡器108经由通信信道104接收输入信号136并且生成输出信号140。输入信号136和输出信号140中的每个信号可以包括差分信号对。均衡器108对输入信号136执行均衡化以生成输出信号140。例如，均衡器108可以包括差分放大器。 从通信信道104接收的输入信号136可以包括衰减(例如频率相关衰减)。例如，由集肤效应和介电损耗(其是通信信道104中的衰减的两种可能来源)引起的频率相关衰减分别与频率的平方根和频率成比例。均衡器108补偿输入信号136中的任何衰减以生成输出信号140。 米样器120对输出信号140米样以生成米样信号144。求和器124接收米样信号144和DFE模块128的输出148。例如，求和器124可以将对应于输出148的一个或多个信号与采样信号144相加或者从采样信号144减去一个或多个信号。限幅器132接收求和器124的输出152并且确定对应于输入信号136的数字值。限幅器132生成例如是数字高(例如“I”)或数字低(例如“O”)的数字输出156。数字输出156可以对应于数字误差输出。在一些实现方式中，限幅器132可以确定对应于输入信号136的多比特数字值并且生成对应的多比特数字输出156。在一些实现方式中，可以省略求和器124和DFE模块128，并且均衡器108取而代之被直接连接至限幅器132。 类似地，数据比较器模块116包括采样器160、求和器164、DFE模块168以及限幅器172。米样器160对输出信号140米样以生成米样信号176。求和器164接收米样信号176和DFE模块168的输出180。限幅器172接收求和器164的输出184并且确定对应于输入信号136的数字值。限幅器172生成数字输出188。数字输出188可以对应于数字数据输出。在一些实施方式中，限幅器172可以确定对应于输入信号136的多比特数字值并且生成对应的多比特数字输出188。 数字适配模块192分别从误差比较器模块112和数据比较器模块116接收数字输出156和188。数字适配模块192基于数字输出156和188生成对应的反馈信号196-1和196-2(统称为反馈信号196)，并且生成数字输出信号200。反馈信号196被提供至误差比较器模块112和数据比较器模块116。 反馈信号196包括数字模拟转换器(DAC)值和极性。被提供至误差比较器模块112的反馈信号196-1还可以包括误差输入。DFE模块128基于反馈信号196-1生成输出148。例如，DFE模块128可以包括一个或多个DAC，并且反馈信号196-1对应于DAC的数字输入的最优值。以此方式，数字适配模块192适配或者训练DFE模块128，直至最优值被确定。类似地，DFE模块168基于反馈信号196-2生成输出180。 诸如数据时钟204之类的时钟被提供至误差比较器模块112和数据比较器模块116中的每个模块。例如，被提供至误差比较器模块112和数据比较器模块116的数据时钟204可以是同一时钟。 图2示出接收器路径220，包括通信信道224、均衡器228、误差比较器模块232、奇数据比较器模块236以及偶数据比较器模块240。误差比较器模块232、奇数据比较器模块236和偶数据比较器模块240中的每个模块接收均衡器228的输出244并且相应地提供相应的数字输出248、252和256至数字适配模块260。数字适配模块260基于数字输出248、252和256提供相应的反馈信号264-1、264-2和264-3 (统称为反馈信号264)，并且生成数字输出268。 接收器路径220可以对应于例如超高速接收器路径。在超高速接收器路径中，误差比较器模块232、奇数据比较器模块236和偶数据比较器模块240中的每个模块可以按照数据速率的一半(例如数据由接收器路径220接收所用速率的一半)进行时钟定时。因此，误差比较器模块232、奇数据比较器模块236和偶数据比较器模块240中的每个模块接收半速率时钟。例如，奇数据比较器模块236接收奇数据时钟272，并且偶数据比较器模块接收偶数据时钟276。奇数据时钟272和偶数据时钟276具有180度的标称相位差。如所示出的，误差比较器模块232接收奇数据时钟272，但是误差比较器模块232可以被配置为接收奇数据时钟272或偶数据时钟276中的任一时钟。
技术实现思路
一种接收器路径包括第一比较器模块，第一比较器模块被配置为基于经由接收器路径接收的信号生成第一数字输出信号。第一数字输出信号指示接收的信号中的第一数据和与第一比较器模块关联的第一误差之和。第二比较器模块被配置为基于经由接收器路径接收的信号生成第二数字输出信号。第二数字输出信号指示接收的信号中的第二数据和与第二比较器模块关联的第二误差之和。第三比较器模块被配置为基于经由接收器路径接收的信号生成第三数字输出信号。第三数字输出信号指示接收的信号中的第一数据。第四比较器模块被配置为基于经由接收器路径接收的信号生成第四数字输出信号。第四数字输出信号指示接收的信号中本文档来自技高网...

【技术保护点】
一种接收器路径，包括：第一比较器模块，被配置为基于经由所述接收器路径接收的信号生成第一数字输出信号，其中所述第一数字输出信号指示接收的所述信号中的第一数据和与所述第一比较器模块关联的第一误差之和；第二比较器模块，被配置为基于经由所述接收器路径接收的所述信号生成第二数字输出信号，其中所述第二数字输出信号指示接收的所述信号中的第二数据和与所述第二比较器模块关联的第二误差之和；第三比较器模块，被配置为基于经由所述接收器路径接收的所述信号生成第三数字输出信号，其中所述第三数字输出信号指示接收的所述信号中的所述第一数据；以及第四比较器模块，被配置为基于经由所述接收器路径接收的所述信号生成第四数字输出信号，其中所述第四数字输出信号指示接收的所述信号中的所述第二数据。

【技术特征摘要】
2013.03.12 US 61/777,741;2014.03.10 US 14/202,0411.一种接收器路径，包括: 第一比较器模块，被配置为基于经由所述接收器路径接收的信号生成第一数字输出信号，其中所述第一数字输出信号指示接收的所述信号中的第一数据和与所述第一比较器模块关联的第一误差之和； 第二比较器模块，被配置为基于经由所述接收器路径接收的所述信号生成第二数字输出信号，其中所述第二数字输出信号指示接收的所述信号中的第二数据和与所述第二比较器模块关联的第二误差之和； 第三比较器模块，被配置为基于经由所述接收器路径接收的所述信号生成第三数字输出信号，其中所述第三数字输出信号指示接收的所述信号中的所述第一数据；以及 第四比较器模块，被配置为基于经由所述接收器路径接收的所述信号生成第四数字输出信号，其中所述第四数字输出信号指示接收的所述信号中的所述第二数据。2.根据权利要求1所述的接收器路径，其中所述第一误差对应于奇误差，所述第二误差对应于偶误差，所述第一数据对应于奇数据，并且所述第二数据对应于偶数据。3.根据权利要求1所述的接收器路径，其中i)所述第一比较器模块和所述第三比较器模块接收第一时钟信号，并且ii)所述第二比较器模块和所述第四比较器模块接收第二时钟信号。4.根据权利要求3所述的接收器路径，其中i)所述第一时钟信号是奇时钟信号，并且ii)所述第二时钟信号是偶时钟信号。5.根据权利要求3所述的接收器路径，其中所述第一时钟信号和所述第二时钟信号具有大约180度的相位差。6.根据权利要求3所述的接收器路径，进一步包括: 第一采样器，被配置为提供接收的所述信号的第一样本至所述第一比较器模块和所述第三比较器模块，其中所述第一样本对应于接收的所述信号中的所述第一数据；以及 第二采样器，被配置为提供接收的所述信号的第二样本至所述第二比较器模块和所述第四比较器模块，其中所述第二样本对应于接收的所述信号中的所述第二数据。7.根据权利要求6所述的接收器路径，其中i)所述第一采样器接收所述第一时钟信号，并且ii)所述第二采样器接收所述第二时钟信号。8.根据权利要求6所述的接收器路径，进一步包括: 第一判决反馈估计模块，被配置为i)修改所述第一样本，并且ii)提供修改的所述第一样本至所述第一比较器模块和所述第三比较器模块；以及 第二判决反馈估计模块，被配置为i)修改所述第二样本，并且ii)提供修改的所述第二样本至所述第二比较器模块和所述第四比较器模块。9.根据权利要求8所述的接收器路径，其中i)所述第一判决反馈估计模块被配置为基于第一反馈信号修改所述第一样本，并且ii)所述第二判决反馈估计模块被配置为...

【专利技术属性】
技术研发人员：S·塞勒沙恩，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：巴巴多斯;BB