开关型功率变换器、时钟模块和控制电路制造技术

提出了一种开关型功率变换器、时钟模块和控制电路。根据本公开各实施例的时钟模块用于为功率变换器提供时钟信号。该时钟模块在所述功率变换器被启动时刻将其时钟信号的时钟频率设置为设定的第一频率，并在功率变换器的启动过程中调节该时钟频率由该设定的第一频率经过预设次数的增长性频率跃变阶梯性地跳变至设定的第二频率。由此，该功率变换器的感性储能元件在整个启动过程中均能达到伏秒平衡，不会发生流过该感性储能元件的电感电流骤增的问题，从而使开关型功率变换器能安全平稳地完成其启动过程。

【技术实现步骤摘要】
开关型功率变换器、时钟模块和控制电路
本公开的实施例涉及功率变换器，尤其涉及开关型功率变换器及其时钟模块和控 制电路。
技术介绍
开关型功率变换器已经被广泛应用于各种工业电子设备及消费电子设备中。开关 型功率变换器通常至少包括一个主开关，并通过控制该主开关的导通和关断切换以实现将 该功率变换器接收的输入电压转换为合适的输出电压的目的。 开关型功率变换器通常采用的控制模式之一包括峰值电流控制脉冲宽度调制模 式。简言之，在峰值电流控制脉冲宽度调制模式，开关型功率变换器基于系统时钟信号调 节其主开关以大致恒定的切换频率进行导通和关断切换，并且基于表征其输出电压的反馈 信号和表征开关电流的采样信号调节其主开关在每个导通和关断切换周期中的导通时间 (即系统占空比），以保持输出电压稳定。 在开关型功率变换器的工作过程中，一般还需要对其输出电流或者开关电流进行 限流，以控制输出电流低于输出电流上限阈值或者开关流低于开关电流上限阈值，从而保 证功率变换器及耦接于该功率变换器输出端的负载不受损坏。一般可以通过限定开关电流 的峰值低于设定的峰值阈值来实现对开关电流或者输出电流的限流。由于在主开关和系统 参考地之间存在寄生电容，通常还需要对开关电流的采样信号进行前沿消隐，使该采样信 号在设定的消隐时间内无效，以防止寄生电容在该采样信号前沿引起的尖刺造成限流误触 发。这就决定了开关型功率变换器的最小系统占空比。 例如，对于一款降压型开关功率变换器，若系统时钟信号的周期为16 μ s，即主开 关的导通和关断切换周期为16 μ s，而所需的设定消隐时间为250ns，则最小系统占空比为 250/16000?1. 5%。假设该降压型开关功率变换器的最大输入电压为380V，期望的输出 电压为12V，那么该降压型功率变换器进入稳定的工作状态时，系统占空比12/380大致为 3%，大于最小系统占空比1.5%，因而可以正常工作。然而，在该降压型开关功率变换器的 启动过程中，由于输出电压在刚开始启动的阶段相对于期望的输出电压而言很小，则理论 上这一阶段需要的系统占空比会小于最小系统占空比1.5%。但实际上，该降压型功率变换 器以最小系统占空比1. 5%工作，这会造成降压型功率变换器的储能电感不能达到伏秒平 衡，导致该储能电感的电流持续增大。这种情况下，储能电感的电流可能在短时间内突然增 大到超出其最大允许电流而使该储能电感饱和，导致功率变换器无法正常工作。另外，如果 该降压型功率变换器采用集成的金属氧化物半导体场效应晶体管（M0SFET)作为主开关， 则该集成的M0SFET的电流处理能力有限，储能电感的电流持续增大也意味着流过M0SFET 的开关电流持续增大，很可能使该M0SFET饱和，从而其漏源电压骤增，导通损耗骤增。这不 仅使该M0SFET承受较大的电压和温度负担，并且该M0SFET有烧毁的危险，不利于整个功率 变换器系统的稳定性和耐久性。 常用的系统软启动方案例如软启动开关电流的峰值阈值或者软启动表征输出电 压期望值的参考电压并不能解决上述技术问题。
技术实现思路
针对现有技术中的一个或多个问题，本公开的实施例提供一种控制电路、时钟模 块和开关型功率变换器。 在本公开的一个方面，提出了一种时钟模块，用于为开关型功率变换器提供时钟 信号，其中该开关型功率变换器用于将输入电压转换为输出电压，并且该开关型功率变换 器具有启动过程，该启动过程从该开关型功率变换器被启动时刻开始至所述输出电压增大 至其期望值时止；所述时钟模块包括时钟发生器，该时钟发生器被构建用于提供具有周期 性脉冲序列的所述时钟信号，该时钟信号具有时钟频率，且该时钟频率与该脉冲序列的脉 冲周期互为倒数；所述时钟模块还包括时钟调频器，耦接于所述时钟发生器，该时钟调频器 被构建用于在所述功率变换器被启动时刻将所述时钟频率设置为设定的第一频率，并在所 述启动过程中控制所述时钟发生器，以调节所述时钟频率由该设定的第一频率经过预设 次数的增长性频率跃变阶梯性地跳变至设定的第二频率。 根据一些实施例，所述时钟调频器还被构建用于调节所述时钟频率在每次频率跃 变时以与该次频率跃变对应的预设频率增量增大。 根据一些实施例，所述时钟频率在每次频率跃变前具有跃变前频率，每次频率跃 变后具有跃变后频率，所述时钟调频器还被构建用于调节所述时钟频率的每次跃变前频率 具有与该次频率跃变对应的预设持续时间，第一次跃变前频率为所述第一频率，最后一次 跃变后频率为所述第二频率。 根据一些实施例，所述时钟调频器具有调频输入端和调频输出端，该调频输入端 用于接收所述时钟信号，该时钟调频器基于该时钟信号的脉冲进行计时，并基于该计时在 该调频输出端提供调频信号；其中该调频信号具有初始状态和预设个数的调频状态，并且 该预设个数的调频状态与所述预设次数的频率跃变一一对应；以及所述时钟发生器具有 时钟控制端和时钟输出端，该时钟控制端用于接收所述调频信号，该时钟发生器用于在该 时钟输出端提供所述时钟信号，并基于所述调频信号调节所述时钟频率，使该时钟频率在 调频信号的初始状态为所述第一频率，并在调频信号每次调频状态变化时进行一次频率跃 变。 根据一些实施例，所述时钟调频器被构建用于在所述计时每达到Μ个时钟信号的 脉冲周期时，使所述调频信号进行一次调频状态变化，其中Μ为正整数；并且所述时钟发生 器被构建用于调节所述时钟频率在每次频率跃变时以与该次频率跃变对应的预设频率增 量增大。 根据一些实施例，所述预设次数为2Ν-1次，Ν为正整数；所述预设个数为2Ν-1个； 所述时钟调频器包括：Ν位二进制加计数器，该Ν位二进制加计数器具有时钟输入端和Ν位 输出端，其中，所述时钟输入端用于接收所述时钟信号，所述Ν位输出端由最低位到最高位 的顺序依次为第〇位至第Ν-1位输出端，分别用于输出该Ν位二进制加计数器的第0位至 第Ν-1位位信号，该第0位至第Ν-1位位信号中的每一位均可以具有逻辑0状态和逻辑 1状态，其组合具有初始状态和2Ν-1个计数状态，并且该Ν位二进制加计数器响应于 所述时钟信号的每个脉冲进行一次加计数，使第〇位至第Ν-1位位信号从所述0初始状 态开始在每一次加计数时进行一次计数状态变化，该第0位至第N-1位位信号用作所述调 频信号，其2N-1个计数状态用作所述调频信号的2N-1个调频状态；所述时钟发生器包括 ： 时钟发生模块，至少包括恒定电流源和电容器，并部分地基于该恒定电流源对该电容器的 充放电产生所述时钟信号，并且该恒定电流源具有第一电流，该第一电流决定该时钟信号 的第一频率；和N个可控电流源，依次标记为第0位至第N-1位可控电流源，分别与所述恒 定电流源并联地耦接于所述电容器；其中，对于每一个j = 〇, 1，2,……，N-1，第j位可控电 流源具有第j位电流控制端和第j位电流输出端，该第j位电流控制端用于接收所述N位 二进制加计数器的第j位位信号，该第j位电流输出端响应于第j位位信号的逻辑1状 态提供第j位电流，且该第j位电流是所述第一电流的与该位数j对应的预设倍数。 根据一些实施例，所述预设次数为2N-1次，N为正整数；所述预设个本文档来自技高网...

【技术保护点】
一种时钟模块，用于为开关型功率变换器提供时钟信号，其特征在于 该开关型功率变换器用于将输入电压转换为输出电压，并且该开关型功率变换器具有启动过程，该启动过程从该开关型功率变换器被启动时刻开始至所述输出电压增大至其期望值时止； 所述时钟模块包括时钟发生器，该时钟发生器被构建用于提供具有周期性脉冲序列的所述时钟信号，该时钟信号具有时钟频率，且该时钟频率与该脉冲序列的脉冲周期互为倒数； 所述时钟模块还包括时钟调频器，耦接于所述时钟发生器，该时钟调频器被构建用于在所述功率变换器被启动时刻将所述时钟频率设置为设定的第一频率，并在所述启动过程中控制所述时钟发生器，以调节所述时钟频率由该设定的第一频率经过预设次数的增长性频率跃变阶梯性地跳变至设定的第二频率。

【技术特征摘要】
1. 一种时钟模块，用于为开关型功率变换器提供时钟信号，其特征在于 该开关型功率变换器用于将输入电压转换为输出电压，并且该开关型功率变换器具有 启动过程，该启动过程从该开关型功率变换器被启动时刻开始至所述输出电压增大至其期 望值时止； 所述时钟模块包括时钟发生器，该时钟发生器被构建用于提供具有周期性脉冲序列的 所述时钟信号，该时钟信号具有时钟频率，且该时钟频率与该脉冲序列的脉冲周期互为倒 数； 所述时钟模块还包括时钟调频器，耦接于所述时钟发生器，该时钟调频器被构建用于 在所述功率变换器被启动时刻将所述时钟频率设置为设定的第一频率，并在所述启动过程 中控制所述时钟发生器，以调节所述时钟频率由该设定的第一频率经过预设次数的增长性 频率跃变阶梯性地跳变至设定的第二频率。2. 根据权利要求1的时钟模块，其特征在于，所述时钟调频器还被构建用于调节所述 时钟频率在每次频率跃变时以与该次频率跃变对应的预设频率增量增大。3. 根据权利要求1的时钟模块，其特征在于，所述时钟频率在每次频率跃变前具有跃 变前频率，每次频率跃变后具有跃变后频率，所述时钟调频器还被构建用于调节所述时钟 频率的每次跃变前频率具有与该次频率跃变对应的预设持续时间，第一次跃变前频率为所 述第一频率，最后一次跃变后频率为所述第二频率。4. 根据权利要求1的时钟模块，其特征在于： 所述时钟调频器具有调频输入端和调频输出端，该调频输入端用于接收所述时钟信 号，该时钟调频器基于该时钟信号的脉冲进行计时，并基于该计时在该调频输出端提供调 频信号；其中该调频信号具有初始状态和预设个数的调频状态，并且该预设个数的调频状 态与所述预设次数的频率跃变一一对应；以及 所述时钟发生器具有时钟控制端和时钟输出端，该时钟控制端用于接收所述调频信 号，该时钟发生器用于在该时钟输出端提供所述时钟信号，并基于所述调频信号调节所述 时钟频率，使该时钟频率在调频信号的初始状态为所述第一频率，并在调频信号每次调频 状态变化时进行一次频率跃变。5. 根据权利要求4的时钟模块，其特征在于 所述时钟调频器被构建用于在所述计时每达到Μ个时钟信号的脉冲周期时，使所述调 频信号进行一次调频状态变化，其中Μ为正整数；并且 所述时钟发生器被构建用于调节所述时钟频率在每次频率跃变时以与该次频率跃变 对应的预设频率增量增大。6. 根据权利要求4的时钟模块，其特征在于 所述预设次数为2Ν-1次，Ν为正整数； 所述预设个数为2Ν-1个； 所述时钟调频器包括： Ν位二进制加计数器，该Ν位二进制加计数器具有时钟输入端和Ν位输出端，其中，所 述时钟输入端用于接收所述时钟信号，所述Ν位输出端由最低位到最高位的顺序依次为第 〇位至第Ν4位输出端，分别用于输出该Ν位二进制加计数器的第0位至第Ν-1位位信号， 该第0位至第Ν-1位位信号中的每一位均可以具有逻辑0状态和逻辑 1状态，其组合 具有〇初始状态和2N-1个计数状态，并且该N位二进制加计数器响应于所述时钟信号的 每个脉冲进行一次加计数，使第0位至第N-1位位信号从所述0初始状态开始在每一次 加计数时进行一次计数状态变化，该第〇位至第N-1位位信号用作所述调频信号，其2 N-1个 计数状态用作所述调频信号的2N-1个调频状态； 所述时钟发生器包括： 时钟发生模块，至少包括恒定电流源和电容器，并部分地基于该恒定电流源对该电容 器的充放电产生所述时钟信号，并且该恒定电流源具有第一电流，该第一电流决定该时钟 信号的第一频率；和 N个可控电流源，依次标记为第0位至第N-1位可控电流源，分别与所述恒定电流源并 联地耦接于所述电容器；其中， 对于每一个j = 〇, 1，2,......，N-1，第j位可控电流源具有第j位电流控制端和第j位 电流输出端，该第j位电流控制端用于接收所述N位二进制加计数器的第j位位信号，该第 j位电流输出端响应于第j位位信号的逻辑1状态提供第j位电流，且该第j位电流是所 述 第一电流的与该位数j对应的预设倍数。7. 根据权利要求4的时钟模块，其特征在于 所述预设次数为2N-1次，N为正整数； 所述预设个数为2N-1个； 所述时钟调频器包括： N位二进制减计数器，该N位二进制减计数器具有时钟输入端和N位输出端，其中，所 述时钟输入端用于接收所述时钟信号，所述N位输出端由最低位到最高位的顺序依次为第 〇位至第N4位输出端，分别用于输出该N位二进制减计数器的第0位至第N-1位位信号， 该第0位至第N-1位位信号中的每一位均具有逻辑0状态和逻辑 1状态，其组合具有 1初始状态和2N-1个计数状态，并且该N位二进制减计数器响应于所述时钟信号的每个 脉冲进行一次减计数，使第〇位至第N-1位位信号从所述 1初始状态开始在每一次减计 数时进行一次计数状态变化，该第〇位至第N-1位位信号用作所述调频信号，其2N-1个计 数状态用作所述调频信号的2 N-1个调频状态； 所述时钟发生器包括： 时钟发生模块，至少包括恒定电流源和电容器，并部分地基于该恒定电流源对该电容 器的充放电产生所述时钟信号，并且该恒定电流源具有第一电流，该第一电流决定该时钟 信号的第一频率；和 N个可控电流源，依次标记为第0位至第N-1位可控电流源，分别与所述恒定电流源并 联地耦接于所述电容器；其中， 对于每一个j = 〇, 1，2,......，N-1，第j位可控电流源具有第j位电流控制端和第j位 电流输出端，该第j位电流控制端用于接收所述N位二进制减计数器的第j位位信号，该第 j位电流输出端响应于第j位位信号的逻辑〇状态提供第j位电流，且该第j位电流是所 述第一电流的与该位数j对应的预设倍数。8. 根据权利要求4的时钟模块，其特征在于 所述预设次数为2N-1次，N为正整数； 所述预设个数为2N-1个； 所述时钟调频器包括： 分频器，具有分频输入端和分频输出端，该分频输入端用于接收所述时钟信号，该分频 器将所述时钟信号进行分频并在所述分频输出端提供频率是所述时钟频率的1/M的分频 信号，其中Μ为正整数；和 Ν位二进制加计数器，该Ν位二进制加计数器具有时钟输入端和Ν位输出端，其中，所 述时钟输入端用于接收所述分频信号，所述Ν位输出端由最低位到最高位的顺序依次为第 〇位至第Ν4位输出端，分别用于输出该Ν位二进制加计数器的第0位至第Ν-1位位信号， 该第0位至第Ν-1位位信号中的每一位均具有逻辑0状态和逻辑 1状态，其组合具有 〇初始状态和2Ν-1个计数状态，并且该Ν位二进制加计数器响应于所述分频信号的每个 脉冲进行一次加计数，使第〇位至第Ν-1位位信号从所述0初始状态开始在每一次加计 数时进行一次计数状态变化，该第〇位至第Ν-1位位信号用作所述调频信号，其2 Ν-1个计 数状态用作所述调频信号的2Ν-1个调频状态； 所述时钟发生器包括： 时钟发生模块，至少包括恒定电流源和电容器，并部分地基于该恒定电流源对该电容 器的充放电产生所述时钟信号，并且该恒定电流源具有第一电流，该第一电流决定该时钟 信号的第一频率；和 Ν个可控电流源，依次标记为第0位至第Ν-1位可控电流源，分别与所述恒定电流源并 联地耦接于所述电容器；其中， 对于每一个j = 〇, 1，2,......，N-1，第j位可控电流源具有第j位电流控制端和第j位 电流输出端，该第j位电流控制端用于接收所述N位二进制加计数器的第j位位信号，该第 j位电流输出端响应于第j位位信号的逻辑1状态提供第j位电流，且该第j位电流是所 述第一电流的与该位数j对应的预设倍数。9.根据权利要求4的时钟模块，其特征在于 所述预设次数为2N-1次，N为正整数； 所述预设个数为2N-1个； 所述时钟调频器包括： 分频器，具有分频输入端和分频输出端，该分频输入端用于接收所述时钟信号，该分 频...

【专利技术属性】
技术研发人员：李伊珂，
申请(专利权)人：成都芯源系统有限公司，
类型：新型
国别省市：四川;51