【技术实现步骤摘要】
本专利技术涉及半导体器件封装。特别地,涉及对裸芯片/圆片级封装进行的改进,以 增强有源器件管芯设置到系统中时的射频屏蔽。
技术介绍
电子工业持续依赖于半导体工艺的进步以实现在更紧凑的面积上的更强功能的 器件。对于许多应用而言,实现更强功能的器件要求将许多电子器件集成进单一硅片中。由 于在硅片的每一给定面积上的电子器件的数目上升,制造过程变得更加困难。 1C器件的封装在其最终性能中所起的作用越来越重要。在便携式电子设备中,如 PDA、智能手机、平板电脑等,.随着微处理器电路、射频发送器/接收器电路的运行速度越 来越快,处理需求的规模上升到千兆赫兹级别。因此,相应的电子设备受到更多的电磁干扰 (EMI)的辐射或射频干扰(RFI)及其附随的影响。对于电子电路而言,由于从外源发射的电 磁感应或电磁辐射,将会对其产生干扰影响。这种干扰可能中断、阻碍、或降低、限制所述电 路的实际性能。例如,这种影响可以从数据的简单退化到数据的完全消失。 可以在高性能器件管芯中应用射频屏蔽。然而,这种屏蔽不能充分利用便携式设 备的系统装配中的精确空间。 射频屏蔽存在着这样的需求,可以为有源器件管芯提供保护,且不该有源器件管 芯的规格。
技术实现思路
本专利技术可应用于半导体器件的封装中,半导体器件进一步可运用于便携式电子设 备。在裸芯片上覆盖射频屏蔽。所覆盖的射频屏蔽并不显著地增加器件管芯的整体尺寸。 在器件管芯锡焊到系统印刷电路板上后,所植的射频屏蔽形成包围六面的连续射频屏蔽。 根据本专利技术的一种实施方式,提供一种从晶圆衬底制 ...
【技术保护点】
一种从晶圆衬底制造硅器件的方法,所述晶圆衬底具有前侧表面和后侧表面,所述硅器件具有射频屏蔽,其特征在于:所述方法包括:将晶圆衬底的后侧表面附着到划片膜上,所述晶圆衬底的前侧表面上具有数个有源器件;对晶圆衬底进行划片,并拉伸划片膜,以将数个有源器件分离为数个分开的器件,每个分开的器件具有前侧表面;将粘性膜施加到分开的器件上,粘性膜保护每个分开的器件的前侧表面并保持其他表面暴露;去除划片膜,暴露每个分开的器件的后侧表面;将分开的器件浸入镀覆溶液;以及将分开的器件保持于镀覆溶液中直至每个分开的器件的暴露表面上被沉积具有厚度的金属。
【技术特征摘要】
2013.03.14 US 13/804,0881. 一种从晶圆衬底制造硅器件的方法,所述晶圆衬底具有前侧表面和后侧表面,所述 硅器件具有射频屏蔽,其特征在于:所述方法包括: 将晶圆衬底的后侧表面附着到划片膜上,所述晶圆衬底的前侧表面上具有数个有源器 件; 对晶圆衬底进行划片,并拉伸划片膜,以将数个有源器件分离为数个分开的器件,每个 分开的器件具有前侧表面; 将粘性膜施加到分开的器件上,粘性膜保护每个分开的器件的前侧表面并保持其他表 面暴露; 去除划片膜,暴露每个分开的器件的后侧表面; 将分开的器件浸入镀覆溶液;以及 将分开的器件保持于镀覆溶液中直至每个分开的器件的暴露表面上被沉积具有厚度 的金属。2. 如权利要求1所述的方法,其特征在于:浸入分开的器件进一步包括: 预清洁每个分开的器件的暴露表面。3. 如权利要求1所述的方法,其特征在于:在浸入之前,分开的器件的暴露表面覆有具 有厚度的凝胶剂/胶质剂材料,凝胶剂/胶质剂材料亲镀覆溶液,从而在凝胶剂/胶质剂 材料上沉积金属。4. 如权利要求1所述的方法,其特征在于:所沉积的金属是从以下组中选择的:银 (Ag)、金(Au)、铜(Cu)、铝(A1)、锌(Zn)、锡(Sn)及镍(Ni)。5. 如权利要求4所述的方法,其特征在于:沉积金属的厚度不小于0. 05微米。6. 如权利要求5所述的方法,其特征在于:沉积金属的厚度在0. 05微米至125微米的 范围内。7. 如权利要求5所述的方法,其特征在于:沉积金属的厚度在0. 05微米至10微米的 范围内。8. 如权利要求2所述的方法,其特征在于,进一步包括: 在粘性膜上附着附加的带;以及 将分开的器件转移到卷带上。9. 一种半导体器件,所述半导体器件具有前侧表面、后侧表面和垂直表面,其特征在 于,所述半导体器件包括: 有源器件管芯,在前侧表面上具有电触点; 镀覆金属屏蔽,位于有源器件管芯的后侧表面和垂直表面上;以及 导电连接,将镀覆金属屏蔽连接到前侧表面上选定的电触点。10. 如权利要求9所述的半导体器件,其特征在于,导电连接包括: 再分布层,将前侧表面上的电触点...
【专利技术属性】
技术研发人员:何中雄,黄文鸿,郭文人,林雯宣,黄自立,潘保同,陈怡斌,王莉菁,
申请(专利权)人:NXP股份有限公司,
类型:发明
国别省市:荷兰;NL
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。