本发明专利技术提供了一种半导体器件，包括第一导电类型的漂移层(4)；在所述漂移层(4)上的第二导电类型的体区(7)；在所述体区(7)上的第一导电类型的源区(8)；穿过源区(8)、体区(7)延伸进入漂移层(4)的沟槽结构（9），所述沟槽结构包括至少一个栅电极(12)和绝缘结构(10)，其中，所述绝缘结构(10)的一部分在体区(7)下面延伸；复合中心，用于增加载流子复合。
【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种半导体器件，包括第一导电类型的漂移层(4)；在所述漂移层(4)上的第二导电类型的体区(7)；在所述体区(7)上的第一导电类型的源区(8)；穿过源区(8)、体区(7)延伸进入漂移层(4)的沟槽结构（9），所述沟槽结构包括至少一个栅电极(12)和绝缘结构(10)，其中，所述绝缘结构(10)的一部分在体区(7)下面延伸；复合中心，用于增加载流子复合。【专利说明】半导体器件
本专利技术涉及一种半导体器件，并且更特别地涉及一种沟槽半导体器件。
技术介绍
定义高压功率MOSFET的性能的一个关键参数是对限定的阻断电压的良好的导通电阻(Rds (on))。用于实现低Rds (on)的现有解决方法是所谓的场板M0SFET。 为了实现尽可能低的Rds(on) x A，最好尽可能地最小化相邻沟槽之间的台面区宽度以允许台面区的更高掺杂并且提高沟道密度。然而，必须实现到源区和体区的接触对此构成限制。此接触需要最小的空间并且还将遭受或由于光刻步骤或由于在自调节接触情况下的层厚度的变化而导致的定位容差。因此，台面不能够像想要的那样缩小很多。 除了由器件的Rds(on)导致的开态损耗的减少外，开关损耗的减少也是重要的。在许多应用中，使用了 MOSFET的体二极管，这会增加由在体二极管传导状态期间的内建电荷导致的开关损耗。该存储电荷Qrr稍后需要作为反向电流在每个开关循环中移除。已知若干措施可以用来减少由于体二极管传导产生的存储电荷。所述措施包括使用单极二极管结构。可是，单极结构需要芯片面积，这将对比面积导通电阻产生负面影响。 在器件直接被驱动到雪崩的二极管的快速换向情况下，Qrr的减少还会改善换向耐久性。在该情况下，反向恢复峰值必须低于单脉冲雪崩破坏电流，以阻止器件的损坏；从而降低电流峰值是有利的。Qrr的减少还与反向恢复电流峰值的减少有关，因此是有益的。 在如图1中示意性地示出的通常熟知的双多晶沟槽MOSFET情况下，仍然需要进一步地改进Rds(on) X A0同时，特别对高阻断电压，需要减少在体二极管传导期间生成的存储电荷Qrr以最小化相关的损耗并且加以改进换向耐久性(ruggedness)。 应当理解的是，在IGBT的情形下，使用VCEsat (集电极-发射极饱和电压)，而不是RDS (on)。在IGBT中，没有体二极管传导，可是，只要由于载流子注入而使器件导通，就会生成存储电荷。结果，VCEsat必须相对开关损耗进行平衡。传导损耗对开关损耗/开关速度的优化与IGBT导通状态的垂直载流子分布相关。该分布的控制和优化，需要在有源栅之间保留有小的台面区，这会导致和MOSFET中同样的接触问题。在IGBT中，接触电阻的限制与上面描述的MOSFET非常类似，可是它会影响栅电极而不是通常不存在的场板(栅极的宽度也可以被最小化，这会导致同样的问题)。这些问题可以通过下述措施解决。
技术实现思路
本专利技术的目的是解决上述问题中的一个或多个。 根据本专利技术，提供一种半导体器件，包括:第一导电类型的漂移层；在所述漂移层上的第二导电类型的体区；在所述体区上的第一导电类型的源区；穿过源区、体区延伸进入漂移层的沟槽结构，所述沟槽结构包括至少一个栅电极和绝缘结构，其中，所述绝缘结构的一部分在体区下面延伸；复合中心，用于增加载流子复合。 优选地，所述沟槽结构还包括场板，其中所述绝缘结构将场板与栅电极彼此绝缘，并且将场板和栅电极与漂移层、体区以及源区绝缘。 优选地，所述半导体器件进一步包括用于将所述源区连接到源金属层的接触插塞。 优选地，在相邻沟槽之间限定台面区，所述台面区包括所述源区、体区以及台面漂移区，所述台面漂移区是夹在相邻沟槽之间的漂移层的部分。 优选地，所述接触插塞和/或所述台面区包括复合中心。 优选地，所述复合中心是辐照诱导的缺陷。优选地，所述复合中心是替代驻留在晶格位置上的金属材料。 优选地，所述半导体器件进一步包括在所述体区中的第二导电类型的重掺杂区。 优选地，所述接触插塞还接触所述体区和所述重掺杂区。 优选地，所述沟槽结构比所述台面区更宽。 优选地，所述源区和体区比所述台面漂移区更宽。 优选地，所述源区和体区比所述台面漂移区宽至少绝缘结构的平均宽度的75%。 优选地，所述源区和体区比所述台面漂移区宽不超过绝缘结构的平均宽度的 100% O 优选地，所述金属材料是钼、金、钼、钯、钒或铱。 优选地，所述场板被电耦合到所述源金属层。 优选地，所述场板被电耦合到所述栅电极。 优选地，所述接触插塞是多晶硅插塞或金属插塞。 优选地，所述多晶硅插塞包含钼硅化物微晶。 优选地，所述半导体器件是MOSFET器件。 优选地，所述半导体器件是IGBT器件。 根据本专利技术，提供一种用于制造半导体器件的方法，包括:形成第一导电类型的漂移层，在所述漂移层上形成第二导电类型的体区；在所述体区上形成第一导电类型的源区；形成穿过源区、体区延伸进入漂移层的沟槽结构，所述沟槽结构包括至少一个栅电极和绝缘结构，其中，所述绝缘结构的一部分在体区下面延伸，形成用于增加载流子复合的复合中心。 优选地，所述沟槽结构还包括场板，其中所述绝缘结构将场板与栅电极彼此绝缘，并且将场板和栅电极与漂移层、体区以及源区绝缘。 优选地，形成体区的步骤在形成沟槽结构的步骤之前或之后执行。 优选地，形成沟槽结构包括:蚀刻延伸进入漂移层的沟槽； 形成沿着所述沟槽的上部的侧壁延伸的侧墙；执行氧化工艺。 优选地，所述方法进一步包括:在形成侧墙之前在所述沟槽的下部形成虚设材料；在形成侧墙之后并且在执行氧化工艺之前，除去所述虚设材料，其中，执行氧化工艺包括至少沿着未被所述侧墙覆盖的沟槽表面形成场氧化物(FOX)层。 优选地，所述侧墙由原子层沉积形成。 优选地，所述方法进一步包括在形成所述侧墙之后并且在执行所述氧化工艺之前，执行各向同性蚀刻以扩展未被所述侧墙覆盖的所述沟槽的一部分。 优选地，所述方法进一步包括在形成所述壁侧墙之后并且在执行所述氧化工艺之前，执行等离子体蚀刻以扩展未被所述侧墙覆盖的所述沟槽的一部分。 优选地，所述侧墙包括氮化物。 优选地，所述方法进一步包括在所述源区上形成电介质层，形成穿透所述电介质层以至少暴露所述源区的接触凹槽。 优选地，所述方法进一步包括在所述接触凹槽中形成一个金属层或金属层的堆叠。 优选地，所述方法进一步包括在所述接触凹槽中形成接触插塞。 优选地,所述接触插塞是金属插塞。 优选地，形成复合中心包括在形成所述接触插塞之前执行扩散工艺。 优选地，所述接触凹槽进一步穿透所述源区并且进入所述体区。 优选地，所述接触插塞是多晶硅插塞，形成复合中心包括:提供与所述多晶硅插塞接触的杂质源，所述杂质源包含金属复合元素，回火所述杂质源，以便使来自所述杂质源的所述金属复合元素的原子扩散通过所述多晶硅插塞进入所述半导体层。 优选地，所述金属复合元素选自包括钼、钯、钒、铱以及金的组。 优选地，所述金属复合元素是钼并且所述杂质源是钼源。 优选地，在所述回火期间在所述多晶硅插塞中形成钼硅化物微晶。 优选地，提供杂质源包括:沉积钼层；回火所述钼层以从所述本文档来自技高网...
【技术保护点】
一种半导体器件，包括：第一导电类型的漂移层(4)；在所述漂移层(4)上的第二导电类型的体区(7)；在所述体区(7)上的第一导电类型的源区(8)；穿过源区(8)、体区(7)延伸进入漂移层(4)的沟槽结构（9），所述沟槽结构包括至少一个栅电极(12)和绝缘结构(10)，其中，所述绝缘结构(10)的一部分在体区(7)下面延伸；复合中心，用于增加载流子复合。
【技术特征摘要】
【专利技术属性】
技术研发人员：R西米尼克，F希尔勒，O布兰克，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。