具有超薄介电层的无焊内建层（BBUL）半导体封装制造技术

说明了具有超薄介电层的无焊内建层（BBUL）半导体封装。例如，一种装置包括半导体管芯，其包括集成电路，该集成电路具有多个外部导电凸起。半导体封装容纳所述半导体管芯。半导体封装包括介电层，其布置在多个外部导电凸起之上。导电过孔布置在介电层中，并耦合到多个导电凸起中的一个。导电线路布置在介电层上，并耦合到导电过孔。

【技术实现步骤摘要】
具有超薄介电层的无焊内建层（BBUL）半导体封装
本专利技术的实施例属于半导体封装领域，具体地，是具有超薄介电层的无焊内建层（BBUL）半导体封装。
技术介绍
当前的消费电子产品市场经常需要复杂的功能，其需要极为错综复杂的电路。借助不断进步的每一代，例如晶体管的越来越小的基本结构单元（buildingblock）的尺寸缩小实现了在单一管芯上更为错综复杂的电路。另一方面，尽管通常将缩放视为尺寸的减小，但为了计算系统中的先进功能和马力，将多个封装的管芯越来越多地耦合在一起。此外，为了将多个管芯包括在单一半导体封装内，实际上可以增大特定半导体封装的尺寸。然而，在尝试耦合多个封装管芯时会引起结构问题。例如，在将封装管芯加在一起时，在用于多个半导体封装中的部件之间的热膨胀系数（CTE）的差别的效应会导致有害的缺陷。类似地，作为为单一封装内多于一个管芯执行半导体管芯封装处理的结果，在用于单一半导体封装内的部件之间的热膨胀系数（CTE）的差别的效应会导致有害的缺陷。半导体封装用于保护集成电路（IC）芯片或管芯，还为管芯提供到外部电路的电气接口。随着对更小的电子设备越来越多的需求，将半导体封装设计为更为紧凑，且必需支持更大的电路密度。例如，一些半导体封装现在使用无芯衬底，其不包括通常在传统衬底中见到的厚树脂芯层。而且，对更高性能设备的需求导致对改进的半导体封装的需要，其实现了混合技术管芯堆叠，或在保持与随后组装处理兼容的薄封装轮廓（profile）和低总体翘曲的同时，提供了封装堆叠能力。无焊内建层或BBUL是一种处理器封装技术。无焊是因为它不使用通常微小的焊料凸起来将硅管芯连接到处理器封装布线。它具有内建层，是因为它在硅管芯周围生长或构建。通常的方式分别制造它们，并将它们接合在一起。一些半导体封装现在使用无芯衬底，其不包括通常在传统衬底中见到的厚树脂芯层。附图说明图1示出了根据本专利技术实施例的嵌入式管芯封装分界面（interface）的横截面视图。图2示出了根据本专利技术另一个实施例的通过内建BBUL或衬底层集成构造的结构的横截面视图。图3示出了根据本专利技术另一个实施例的通过内建BBUL或衬底层集成构造的结构的横截面视图。图4示出了根据本专利技术另一个实施例的通过内建BBUL或衬底层集成构造的结构的横截面视图。图5示出了根据本专利技术实施例的在用于内建BBUL或衬底层集成的工艺流程中的多个操作的横截面视图，其使用双镶嵌工艺，包括使用先过孔－后沟槽方法在双衬底内建介电层上进行的激光钻孔和/或等离子体蚀刻。图6示出了根据本专利技术另一个实施例的在用于内建BBUL或衬底层集成的工艺流程中的多个操作的横截面视图，其使用双镶嵌工艺，包括使用先沟槽－后过孔方法在双衬底内建介电层上进行的激光钻孔和/或等离子体蚀刻。图7示出了根据本专利技术另一个实施例的在用于内建BBUL或衬底层集成的工艺流程中的多个操作的横截面视图，其使用双镶嵌工艺，包括使用先过孔－后沟槽方法在光敏衬底内建介电层和/或其他衬底内建介电层的组合上进行的光刻法和/或激光钻孔或等离子体蚀刻。图8A和8B示出了根据本专利技术另一个实施例的在用于内建BBUL或衬底层集成的工艺流程中的多个操作的横截面视图，其使用双镶嵌工艺，包括使用先沟槽－后过孔方法在光敏衬底内建介电层和/或其他衬底内建介电层的组合上进行的光刻法和/或激光钻孔或等离子体蚀刻。图9示出了根据本专利技术另一个实施例的在用于内建BBUL或衬底层集成的工艺流程中的多个操作的横截面视图，其使用双镶嵌工艺，包括基于双光敏衬底内建介电层的Ti、W或Ta等的硬掩模和光刻法。图10A和10B示出了根据本专利技术另一个实施例的在用于内建BBUL或衬底层集成的工艺流程中的多个操作的横截面视图，其使用双镶嵌工艺，包括基于双光敏衬底内建介电层SiN、SiC或SiON等的停止层和光刻法。图11包括根据本专利技术实施例的展示使用激光钻孔先过孔－后沟槽方案的双镶嵌工艺的俯视图像及相应的横截面视图。图12包括根据本专利技术实施例的用于双镶嵌工艺的技术结构单元的横截面SEM图像，展示了PECVD（借助可替换的实施例，包括CVD/LPCVD/MOCVD/APCVD/PVD中的一个或多个）SiN薄膜覆铜（Cu）互连，并且还在双衬底内建介电层之间。图13包括根据本专利技术实施例的放大图像，展示了光敏衬底内建介电层的构图。图14是根据本专利技术实施例的横截面SEM图像，展示了嵌入式管芯封装分界面BBUL集成的技术结构单元。图15包括根据本专利技术实施例的多个曲线图，显示了借助表面粗糙度对插入损耗变化的模拟。图16包括根据本专利技术实施例的多个曲线图，显示了借助表面粗糙度和介电损耗角正切对插入损耗变化的模拟。图17是根据本专利技术实施例的计算机系统的示意图。具体实施方式说明了具有超薄介电层的无焊内建层（BBUL）半导体封装。在以下说明中，阐述了多个特定细节，例如封装集成方案，以便提供对本专利技术的实施例的透彻理解。本领域技术人员会意识到，可以无需这些特定细节来实践本专利技术的实施例。在其他实例中，没有详细说明公知的特征，例如布线设计布局，以便不会不必要地使本专利技术的实施例模糊不清。而且会理解，附图中所示的多个实施例是说明性的表示，并不一定是按照比例绘制的。本文所述的一个或多个实施例针对用于BBUL及相关衬底中的双镶嵌工艺结构的超薄介电层。实施例可以具体相关于一个或多个粘附层、BBUL互连、覆盖层、扩散势垒、双镶嵌工艺结构、蚀刻停止层、等离子体增强化学气相沉积（PECVD（借助可替换的实施例，包括CVD/LPCVD/MOCVD/APCVD/PVD中的一个或多个））层、物理气相沉积（PVD）层、碳化硅（SiC）层、氮化硅（SiN）层、氮氧化硅（SiON）层、衬底互连和钛（借助可替换的实施例，包括W、Ta等中的一个或多个）结构。实施例可以适用于各种设备，包括移动设备和/或片上系统（SoC）产品。更一般地，超薄（例如50-300纳米）介电薄膜层在BBUL-独特的封装凸起（uniquepackagingbump）-过孔0-金属层1（凸起-V0-L1）互连（例如在管芯封装分界面处）和典型衬底互连（例如内建区域）上的集成可以实现超过5微米/5微米（5μm/5μm）精细线间距的封装互连的可缩放性，同时使用面板处理（panelprocessing）以减小总体封装成本。使用物理气相沉积（PVD）、等离子体增强化学气相沉积、光敏衬底内建介电膜层（或其他类似的层叠材料），和/或精细的过孔/线激光钻孔的组合的双镶嵌工艺结构的集成可以在BBUL或衬底封装的所选局部布线和互连密度中实现显著的增大。这种创新可以提供用以嵌入不同类功能的方案，例如中央处理单元（CPU）逻辑、图形功能、高速缓存及其他系统功能，来在嵌入的封装设计上创建集成系统。这种嵌入式封装设计可以实现在消费者端的较低的产品设计复杂性和部件数量。另外，在精细线间距（FLS）铜（Cu）线（或总体上的衬底）上面的介电覆盖层的集成可以有助于消除表面粗糙化的需要，并因此为减小在超过8μm/8μmFLS及今后的长传输线路的高操作频率的插入损耗（例如起因于集肤效应）提供了更好的裕度。在硅（Si）Cu凸起上面使用干法处理（BBUL独有的处理）的双镶嵌工艺结构的集成有助于避免对软蚀刻处理的需要（否则本文档来自技高网...

【技术保护点】
一种装置，包括：半导体管芯，其包括具有多个外部导电凸起的集成电路；以及半导体封装，其容纳所述半导体管芯，所述半导体封装包括：布置在所述多个外部导电凸起之上的介电层；布置在所述介电层中且耦合到多个导电凸起中的一个导电凸起的导电过孔；以及布置在所述介电层上且耦合到所述导电过孔的导电线路。

【技术特征摘要】
2013.03.13 US 13/801,8591.一种半导体封装，包括：包括间隔开的导电线路的图案的层；第一介电层，其布置在所述间隔开的导电线路的图案中的导电线路上以及所述间隔开的导电线路的图案中的导电线路之间；第二介电层，其布置在所述第一介电层上；导电过孔，其布置在所述第一介电层中；导电布线线路，其布置在所述第二介电层中且耦合到所述导电过孔；以及经构图的氮化钛层，其直接布置在所述第一介电层和所述第二介电层之间，其中，所述导电过孔布置在所述经构图的氮化钛层中，并且所述导电布线线路布置在所述经构图的氮化钛层上。2.根据权利要求1所述的半导体封装，其中，所述第一介电层和所述第二介电层是衬底介电内建层。3.根据权利要求2所述的半导体封装，其中，所述第一介电层和所述第二介电层是非光可限定的衬底介电内建层。4.根据权利要求2所述的半导体封装，其中，所述第一介电层是非光可限定的衬底介电内建层，并且所述第二介电层是光可限定的衬底介电内建层。5.根据权利要求2所述的半导体封装，其中，所述第一介电层是光可限定的衬底介电内建层，并且所述第二介电层是非光可限定的衬底介电内建层。6.根据权利要求2所述的半导体封装，其中，所述第一介电层和所述第二介电层是光可限定的衬底介电内建层。7.根据权利要求1所述的半导体封装，进一步包括：氮化硅层，其布置在所述导电布线线路上以及所述第二介电层的暴露部分上。8.根据权利要求1所述的半导体封装，其中，间隔开的导电线路的图案具有小于8微米的线间距并且...

【专利技术属性】
技术研发人员：W·H·郑，E·戴维斯维恩，E·安迪戴丝，D·A·拉奥拉内，D·N·索别斯基，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US