铜互连结构及铜互连结构的制作方法技术

本发明专利技术提供了一种铜互连结构及铜互连结构的制作方法。所述铜互连结构包括：半导体衬底；位于所述半导体衬底上的第一层间介质层；贯穿所述第一层间介质层的铜插塞；位于所述第一层间介质层上的第二层间介质层；贯穿所述第二层间介质层的铜互连线；所述第一层间介质层与所述铜互连线之间具有第一保护层，所述第二层间介质层与所述铜互连线之间具有第二保护层。本发明专利技术提供的铜互连结构中，铜互连线与第一层间介质层之间包括第一保护层，铜互连线与第二介质层之间包括第二保护层，从而避免了铜互连线与第一层间介质层和第二层间介质层直接接触，防止第一层间介质层和第二层间介质层被铜互连线压裂。

【技术实现步骤摘要】
铜互连结构及铜互连结构的制作方法
本专利技术涉及半导体领域，特别涉及一种铜互连结构及铜互连结构的制作方法。
技术介绍
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。金属互连层包括金属互连结构（金属互连结构包括金属互连线和金属插塞）和层间介质层(Inter-layerdielectric，ILD)。金属互连层的制作方法通常包括在层间介质层制造沟槽(trench)和通孔（via），然后在上述沟槽和通孔内沉积金属，沉积的金属形成所述金属互连结构。由于铜有较好的导电性的填充性能，通常选用铜作为金属互连线材料，选用氧化硅（二氧化硅）作为层间介质层材料。在半导体器件层上通常会制作金属互连层。现有金属互连层的制作方法可参考图1至图4的各示意图。首先参考图1，在半导体衬底（图中未示出）上依次形成刻蚀阻挡层109、层间介质层101、无机底部抗反射层103和有机底部抗反射层105，并在有机底部抗反射层105上形成图案化的光刻胶层107。然后参考图2，以图1中所述光刻胶层107为掩模，依次对所述有机底部抗反射层105、无机底部抗反射层103和层间介质层101进行干法刻蚀或者湿法刻蚀，以在层间介质层101中形成两个通孔（未标号），然后去除所述光刻胶层107和有机底部抗反射层105。之后参考图3，再去除两个通孔之间的部分所述层间介质层101，形成沟槽111。其中，在形成通孔和沟槽111的过程中，显露出的所述刻蚀阻挡层109也被刻蚀。最后参考图4，以铜金属填充图3中的沟槽111和通孔，形成铜互连线113和铜插塞115。但是，由现有方法形成的金属互连结构中，如图4所示，层间介质层101与铜互连线113之间的接触面积比较大，由于层间介质层101的机械强度较小，而铜的密度又比较大，因而铜互连线113容易将层间介质层101压裂，使得层间介质层101出现裂缝（Crack）117。而一旦层间介质层101出现裂缝117，则整个半导体结构的可靠性无法保证，该层间介质层101在后续加工过程中极有可能出现崩裂现象，从而可能导致整个半导体结构报废。更需强调的是，由于顶层的互连结构对应的层间介质层的厚度比其他互连结构对应的层间介质层的厚度大很多，因此顶层的互连结构中的铜互连线比其他互连结构中的铜互连线要厚很多，即铜互连线的体积会更大，从而可知，顶层的铜互连线更容易使层间介质层出现裂缝。更多金属互连结构的形成方法可以参考公开号为CN102543837A的中国专利技术专利申请。
技术实现思路
本专利技术解决的问题是提供一种铜互连结构及铜互连结构的制作方法，以防止层间介质层被铜互连线压裂而出现裂缝。为解决上述问题，本专利技术提供的铜互连结构包括：半导体衬底；位于所述半导体衬底上的第一层间介质层；贯穿所述第一层间介质层的铜插塞；位于所述第一层间介质层上的第二层间介质层；贯穿所述第二层间介质层的铜互连线；所述第一层间介质层与所述铜互连线之间具有第一保护层，所述第二层间介质层与所述铜互连线之间具有第二保护层。可选的，所述第一层间介质层和所述第二层间介质层的制作材料包括氧化硅。可选的，所述第一层间介质层和所述第二层间介质层之间包括阻挡层，所述铜插塞贯穿所述阻挡层。可选的，所述阻挡层的制作材料包括氮化硅和碳氮化硅的至少其中一种。可选的，所述第一保护层的制作材料包括氮化硅和碳氮化硅的至少其中一种，其厚度范围为300埃～1000埃。可选的，所述第二保护层的制作材料包括氮化硅和碳氮化硅的至少其中一种，其厚度范围为300埃～1000埃。为解决上述问题，本专利技术还提供了一种铜互连结构的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成层间介质层；在所述层间介质层中形成第一沟槽；在所述第一沟槽的侧壁和底部形成保护层，所述第一沟槽减小为第二沟槽；在所述第二沟槽中形成填充层，所述填充层的上表面与所述层间介质层的上表面齐平；形成从上至下依次贯穿所述填充层、所述保护层和所述层间介质层的通孔；去除剩余的所述填充层，形成第三沟槽；在所述第三沟槽和所述通孔填充铜金属。可选的，去除剩余的所述填充层，形成第三沟槽，包括：形成有机底抗反射层填充所述通孔；去除剩余的所述填充层和部分所述有机底抗反射层，形成所述第三沟槽，剩余的所述有机底抗反射层与第三沟槽底部齐平；去除位于所述通孔中剩余的所述有机底抗反射层。可选的，所述层间介质层的制作材料包括氧化硅。可选的，所述层间介质层内部包括阻挡层；所述第一沟槽以所述阻挡层为底部；所述通孔贯穿所述阻挡层。可选的，所述阻挡层的制作材料包括氮化硅和碳氮化硅的至少其中一种。可选的，所述保护层的制作材料包括氮化硅和碳氮化硅的至少其中一种，其厚度范围为300埃～1000埃。可选的，所述填充层的制作材料包括低温氧化物材料。与现有技术相比，本专利技术技术方案具有以下优点：本专利技术提供的铜互连结构中，铜互连线与第一层间介质层之间包括第一保护层，铜互连线与第二介质层之间包括第二保护层，第一保护层和第二保护层的机械强度大于层间介质层的机械强度，它们既能够保护层间介质层，又能够与铜互连线良好地接触，使得整个半导体结构更加可靠，避免了铜互连线与层间介质层直接接触，防止层间介质层被铜互连线压裂。本专利技术的可选方案中，所述第一保护层和所述第二保护层可以由氮化硅制作而成，氮化硅的机械强度高，硬度接近于刚玉，有自润滑性，并且耐磨，室温抗弯强度可以高达980MPa以上，其室温强度可以一直保持到1200℃仍不下降，热稳定性好，热膨胀系数小，有良好的导热性能，抗热震性好，以氮化硅作为保护层可以起到更好的保护作用。附图说明图1至图4为现有铜互连结构制作方法的示意图；图5为本专利技术实施例一铜互连结构示意图；图6为本专利技术实施例二铜互连结构示意图；图7至图13为本专利技术实施例三铜互连结构制作方法各步骤结构示意图；图14至图20为本专利技术实施例四铜互连结构制作方法各步骤结构示意图。具体实施方式如
技术介绍
所述，现有铜互连结构中，铜互连线与层间介质层直接接触，由于铜密度大，铜互连线的体积大，因而极易将层间介质层压裂形成裂缝，因而本专利技术提供新的铜互连结构和铜互连结构的制作方法，以解决上述问题。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。实施例一本实施例提供一种顶层的铜互连结构，通常顶层的铜互连结构中，铜互连线的厚度可达到16000埃，而通常层间的铜互连结构中，铜互连线的厚度仅为3000埃左右，因而顶层的铜互连结构更易需要防止出现
技术介绍
中所提到的裂缝问题。需要说明的是，本专利技术的技术方案除了能够运用于顶层的铜互连结构之外，同样适用于层间的铜互连结构，因而本实施例下面揭露的结构可以对应运用于层间的铜互连结构中，类似的，本说明书后续的实施例二至四所描述的结构及制作方法同样适用于层间的铜互连结构及其制作方法。请参考图5，该铜互连结构包括半导体衬底（未图示），位于所述半导体衬底上的第一层间介质层511，贯穿所述第一层间介质层511的铜插塞531，位于所述第一层间介质层511上的第二层间介质层512，贯穿所述第二层间介质层512的铜互连线532，所述第一层间介质层511与所述铜互连线532之间具有第一保护层521，所述第二本文档来自技高网...

【技术保护点】
一种铜互连结构，其特征在于，包括：半导体衬底；位于所述半导体衬底上的第一层间介质层；贯穿所述第一层间介质层的铜插塞；位于所述第一层间介质层上的第二层间介质层；贯穿所述第二层间介质层的铜互连线；所述第一层间介质层与所述铜互连线之间具有第一保护层，所述第二层间介质层与所述铜互连线之间具有第二保护层。

【技术特征摘要】
1.一种铜互连结构的制作方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成层间介质层；在所述层间介质层中形成第一沟槽；在所述第一沟槽的侧壁和底部形成保护层，所述第一沟槽减小为第二沟槽；在所述第二沟槽中形成填充层，所述填充层的上表面与所述层间介质层的上表面齐平；形成从上至下依次贯穿所述填充层、所述保护层和所述层间介质层的通孔；去除剩余的所述填充层，形成第三沟槽；在所述第三沟槽和所述通孔填充铜金属。2.如权利要求1所述的制作方法，其特征在于，去除剩余的所述填充层，形成第三沟槽，包括：形成有机底抗反射层填充所述通孔；去除剩余的所述填充层和部分所述有机底抗反射层，形成所述第三沟槽，剩余的所述有...

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31