空间相机高可靠高时效异步串行通讯方法技术

空间相机高可靠高时效异步串行通讯方法，涉及空间电子学通讯技术领域，解决现有空间相机异步串行通讯设计可靠性和时效性等问题，采用可编程逻辑软件实现通讯数据多次采样、通讯超时和校验和判定以及自动重发功能的通讯系统设计方法；采用可编程逻辑软件实现异步通讯数据组织，按照异步串行通讯时序发送及接收数据，提高了异步串行通讯的时效性。采用可编程逻辑软件实现字节超时判定、帧超时判定以及校验和正误判定，并实现自动重发功能，减少了与CPU软件之间频繁数据传递，进一步提高了异步串行通讯的时效性。采用三判二原则对通讯数据进行多次采样，提高异步串行通讯的可靠性。

【技术实现步骤摘要】

本专利技术涉及空间电子学通讯
，具体涉及。
技术介绍
空间相机运行环境恶劣，其通讯链路极易受到空间电磁辐射或空间粒子等因素的影响导致通讯异常，因此设计高可靠通讯系统十分必要的。异步串行通讯是空间相机通讯系统设计中常用的通讯方法，参与通讯的分系统通过约定的波特率发送及接收通讯数据，参与通讯的分系统通常为主从关系，主分系统将包含帧同步头、命令、参数及校验和的通讯帧发出后，等待从分系统返回的包含帧同步头、参数及校验和的通讯帧。校验和判定和超时判定能够增加通讯可靠性，当从分系统判定主分系统发送的命令通讯帧校验和错误时，不进行返回通讯帧的响应，而主分系统在限定时间内未接收到返回通讯帧时，则认为通讯超时，重新发送命令通讯帧，由此实现超时重发功倉泛。常见的空间相机异步串行通讯设计方法包括两种:第一种方法采用异步串行通讯专用芯片实现通讯数据的发送和接收，通讯数据由(PU根据通讯协议组织写入，串行通讯专用芯片仅能对通讯数据每一位进行单次采样，可靠性较低，并且通讯超时及校验和判定均有CPU完成，需要频繁数据交换，通讯时效性差。第二种方法采用可编程逻辑替代通讯专用芯片，即CPU将通讯帧数据写入可编程逻辑，但无需控制发送/接收过程，并且可编程逻辑软件能够实现对通讯数据每一位的多次采样，提高了通讯可靠性，但是通讯超时和校验和判定功能仍由CPU控制，时效性问题仍未解决。
技术实现思路
本专利技术为了解决现有空间相机异步串行通讯设计可靠性和时效性等问题，提供一种。，包括CPU和FPGA，所述FPGA包括帧数据发送模块、帧数据接收模块、位发送模块和位接收模块，该方法由以下步骤实现:步骤一、帧数据发送模块接收CPU的控制命令和参数，并补充帧同步头和校验和数据，然后按字节发送至位发送模块；步骤二、所述位发送模块对接收的每个字节添加起始位和停止位，并按异步串行通讯时序发送至分系统；步骤三、位接收模块对接收的通讯数据进行采样，并将接收的数据组织成字节数据发送至帧数据接收模块；步骤四、所述帧数据接收模块判断相邻字节的接收时间是否超过单个字节接收时间的η倍，如果是，则启动帧数据发送模块重新发送数据；如果否，则执行步骤五；步骤五、帧数据接收模块判断接收帧同步头是否正确，如果是，则执行步骤六，如果否，则停止接收，所述FPGA不向CPU发送返回参数，结束通讯；步骤六、帧数据接收模块判断发送完成至接收帧同步头的时间是否超过一帧通讯数据接收时间的η倍，如果是，则启动帧数据发送模块重新发送数据，如果否，则执行步骤七；步骤七、帧数据接收模块判断返回参数中发送校验和标志是否正确，若错误则通知帧数据发送模块启动重新发送，若正确则继续步骤八；步骤八、帧数据接收模块判断校验和是否正确，若错误则FPGA不向CPU发送返回参数，若正确则FPGA向CPU发送返回参数，并结束本次通讯。本专利技术的有益效果:一、本专利技术提出了一种采用可编程逻辑软件实现通讯数据多次采样、通讯超时和校验和判定以及自动重发功能的通讯系统设计方法；采用可编程逻辑软件实现异步通讯数据组织，按照异步串行通讯时序发送及接收数据，提高了异步串行通讯的时效性。二、采用可编程逻辑软件实现字节超时判定、帧超时判定以及校验和正误判定，并实现自动重发功能，减少了与CPU软件之间频繁数据传递，进一步提高了异步串行通讯的时效性。三、本专利技术采用三判二原则对通讯数据进行多次采样，提高异步串行通讯的可靠性。【附图说明】图1为本专利技术所述的的原理图；图2为本专利技术所述的中异步串行通讯数据的时序图；图3为本专利技术所述的中发送通讯帧数据格式示意图；图4为本专利技术所述的中返回通讯帧数据格式示意图。【具体实施方式】【具体实施方式】一、结合图1和图2说明本实施方式，空间相机闻可罪闻时效异步串行通讯方法，采用可编程逻辑软件实现通讯数据的组织、发送及接收，具备对字节超时、通讯帧超时及校验和正误的判定，能够实现自动重发功能，从而提高空间相机异步串行通讯的时效性。在通讯数据接收时，采用三判二原则进行通讯数据多次采样，提高了空间异步串行通讯的可靠性；所述的可编程逻辑软件FPGA包括帧数据发送模块、帧数据接收模块、位发送模块和位接收模块，具体的过程为:步骤一、帧数据发送模块接收CPU软件的控制命令及参数，并组织通讯帧数据以及补充校验和数据；可编程逻辑软件FPGA与CPU软件约定，先写入控制参数，后写入控制命令，控制命令直接启动通讯帧数据发送。步骤二:将通讯帧数据按字节发送至位发送模块，将每个字节按照附图2所示的方式，添加起始位和停止位，根据异步通讯时序发送数据。步骤三:位接收模块等待分系统返回的通讯数据，按照附图2时序进行位采样。判定接收到起始位后，对每一位数据的采样均采用三判二的原则，即对每一位数据进行三次采样，判断两次或两次以上采样结果相同时，采用该结果作为这一位数据的采样值，从而增加通讯数据接收的可靠性。步骤四:将接收到的字节数据在帧数据接收模块中组织，判断帧同步头是否正确，若中贞同步头错误则停止接收。步骤五:计算接收到的异步串行通讯数据相邻两字节之间的时间间隔，若大于某特定时间则判定字节接收超时，启动通讯数据重发功能。步骤六:计算从发送完毕到接收到正确的帧同步头的时间间隔，若大于某特定时间则判定通讯帧接收超时，启动通讯数据重发功能。步骤七、帧数据接收模块判断返回参数中发送校验和标志是否正确，若错误则通知帧数据发送模块启动重新发送，若正确则继续步骤八；步骤八、帧数据接收模块判断校验和是否正确，若错误则FPGA不向CPU发送返回参数，若正确则FPGA向CPU发送返回参数，并结束本次通讯。【具体实施方式】二、结合图1至图4说明本实施方式，本实施方式为【具体实施方式】一所述的空间相机闻可罪闻时效异步串行通讯方法的实施例:实施例中，发送通讯帧数据格式结合图3，帧同步头为7E7EH，控制命令包括三种，DlH为开始摄像命令，E2H为停止摄像命令，C3H为返回参数命令,控制参数包含高压参数和阈值参数，最后为I字节校验和，校验和由控制命令、高压参数和阈值参数按字节相加获得。返回通讯帧数据格式结合图4，帧同步头为B4B4H，控制命令、高压参数和阈值参数与发送通讯帧相同，工程状态参数表明分系统当前工作状态，校验和计算方法与发送通讯帧中校验和的计算方法相同，异步串行通讯波特率设定为62500bps，则单个字节接收时间为160us,—巾贞通讯巾贞数据接收时间为1.6ms,超时判定时间倍数η的取值范围为2?10,设定η等于10,则接收字节的超时时间设定为1.6ms,接收巾贞超时时间设定为16ms。具体实施步骤为:步骤A:CPU软件向可编程逻辑软件先写入高压参数和阈值参数，再写入控制命令，如开始摄像命令。可编程逻辑软件FPGA补充帧同步头及校验和数据，将通讯帧数据传递至位发送模块；步骤B:位发送模块将每字节数据补充起始位和停止位后向分系统发送出通讯数据，结合图2。步骤C:所述位接收模块按位采样返回通讯帧数据，组织成字节数据后发送至帧数据接收模块。步骤D:计算帧数据接收模块中每接收两相邻字节之间的时间间隔，若大于1.6ms，则认为字节超时，停止接收并启动帧数据发送模块进行通讯帧重发。否则，执行步骤E ；步骤E:所述帧数据接收模块判断接收到的返回通讯帧的帧同步头是本文档来自技高网...

【技术保护点】
空间相机高可靠高时效异步串行通讯方法，包括CPU和FPGA，所述FPGA包括帧数据发送模块、帧数据接收模块、位发送模块和位接收模块，其特征是，该方法由以下步骤实现：步骤一、帧数据发送模块接收CPU的控制命令和参数，并补充帧同步头和校验和数据，然后按字节发送至位发送模块；步骤二、所述位发送模块对接收的每个字节添加起始位和停止位，并按异步串行通讯时序发送至分系统；步骤三、位接收模块对接收的通讯数据进行采样，并将接收的数据组织成字节数据发送至帧数据接收模块；步骤四、所述帧数据接收模块判断相邻字节的接收时间是否超过单个字节接收时间的n倍，如果是，则启动帧数据发送模块重新发送数据；如果否，则执行步骤五；步骤五、帧数据接收模块判断接收帧同步头是否正确，如果是，则执行步骤六，如果否，则停止接收，所述FPGA不向CPU发送返回参数，结束通讯；步骤六、帧数据接收模块判断发送完成至接收帧同步头的时间是否超过一帧通讯数据接收时间的n倍，如果是，则启动帧数据发送模块重新发送数据，如果否，则执行步骤七；步骤七、帧数据接收模块判断返回参数中发送校验和标志是否正确，若错误则通知帧数据发送模块启动重新发送，若正确则继续步骤八；步骤八、帧数据接收模块判断校验和是否正确，若错误则FPGA不向CPU发送返回参数，若正确则FPGA向CPU发送返回参数，并结束本次通讯。...

【技术特征摘要】
1.空间相机高可靠高时效异步串行通讯方法，包括CPU和FPGA，所述FPGA包括帧数据发送模块、帧数据接收模块、位发送模块和位接收模块，其特征是，该方法由以下步骤实现: 步骤一、帧数据发送模块接收CPU的控制命令和参数，并补充帧同步头和校验和数据，然后按字节发送至位发送模块； 步骤二、所述位发送模块对接收的每个字节添加起始位和停止位，并按异步串行通讯时序发送至分系统； 步骤三、位接收模块对接收的通讯数据进行采样，并将接收的数据组织成字节数据发送至帧数据接收模块； 步骤四、所述帧数据接收模块判断相邻字节的接收时间是否超过单个字节接收时间的η倍，如果是，则启动帧数据发送模块重新发送数据；如果否，则执行步骤五； 步骤五、帧数据接收模块判断接收帧同步头是否正确，如果是，则执行步骤六，如果否，则停止接收，所述FPGA不向CPU发送返回参数，结束通讯； 步骤六、帧...

【专利技术属性】
技术研发人员：王金玲，宋克非，贺小军，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：吉林;22