MIM电容的制造方法技术

本发明专利技术公开了一种MIM电容的制造方法，包括：提供衬底；在所述衬底上沉积底层金属层；对所述底层金属层进行原位退火处理；在所述底层金属层上沉积绝缘层；利用光刻手段在所述顶层金属层表面定义出MIM电容区域；对顶层金属层进行刻蚀，以去除MIM电容区域外的顶层金属层，以制成MIM电容。本发明专利技术在完成底层金属层的沉积后，对底层金属层进行原位退火，使得底层金属层的应力在原位退火的过程中得以充分释放，在随后绝缘层沉积过程中底层金属层不会再释放应力，避免了底层金属层的显著变型，从而避免了凸包结构的产生。本发明专利技术使得所制造的2fF的MIM电容不易被击穿，可长时间稳定工作于较高电压下，并且节省了生产成本和工艺复杂性。

【技术实现步骤摘要】
MIM电容的制造方法
本专利技术涉及半导体制造技术,特别涉及一种MIM (Metal Insulator Metal,金属-绝缘层-金属)电容的制造方法。
技术介绍
图1至图3示出了现有半导体芯片中的MM电容的制造过程演化图。其中，如图1所示，首先在衬底I上沉积底层金属层201，其材料例如Cu (铜)。然后，如图2所示，在底层金属层201上沉积绝缘层202，其材料例如SiN (氮化硅)。最后，如图3所示，在绝缘层202上沉积顶层金属层203，其材料例如Cu。在WAT (Wafer Acceptance Test,晶片允收测试)中，对于 0.1lum 和 / 或 0.13um工艺节点下的BEOL (Back End Of Line，后段工艺)中所制造的容量为2fF (F:法拉，电容单位，IfF=I(T15F)的MM电容的击穿率很高(大约为0.1%)，这使得MM电容的可靠性下降，进而无法满足大规模生产的需要。为了寻找上述2fF的MM电容击穿率高的原因，利用FA (Failure Analysis，故障分析)发现，在MM电容中，底层金属层201 (如Cu材料)上形成有凸包(hillock)结构2011，如图4所示，该凸包结构2011会导致沉积于底层金属层201上的SiN材料的绝缘层202的厚度不均匀，位于底层金属层201的凸包结构2011之上的绝缘层202的厚度大约为100A(埃)，而位于凸包结构2011以外的底层金属层201的其它部分之上的绝缘层202的厚度大约为300A。由于凸包结构2011的影响，造成了绝缘层202位于凸包结构2011之上部分的厚度小于绝缘层202的其它部分的厚度，这样，绝缘层202位于凸包结构2011之上的部分由于厚度更小，更易造成击穿，进而使得含有凸包结构2011的MM电容的BV(BreakdownVoltage，击穿电压)降低，并且可使得含有凸包结构2011的MM电容不能长时间工作于较高的电压下。通过分析发现，造成凸包结构2011产生的原因主要在于沉积绝缘层202时，由于环境温度过高、周围等离子体环境以及氢离子(H+)在电场下的加速影响，加速了底层金属层201铜金属的应力释放，进而使得底层金属层201产生显著的变形，导致了大量凸包结构2011的产生。为避免上述2fF的MM电容击穿率高，不能长时间工作于较高电压下的问题，Fab(晶圆代工厂)一般采用以下2种替代手段:I)利用1.0fF或者1.5fF的MM电容以替代2fF的MM电容进行芯片设计，这样可使得击穿电压(BV)能够达到20V，并且可长时间稳定工作，但是这将增加芯片面积，降低每片晶圆上所生产的芯片的数量，进而增加了制造成本。2)针对2fF的MM电容，采用2-plate (2层板)结构的MM电容以获得较高的击穿电压，该2-plate结构的MIM电容的制造过程如下。如图5所不,在衬底I上依次沉积底层金属层201、绝缘层202和顶层金属层203,其中，衬底I为经过FEOL (Front End Of Line，前段工艺)所形成的衬底，该衬底I也可进一步经过了部分BEOL (Back End Of Line,后段工艺)。之后，如图6所示，定义MM电容区域，并进行针对顶层金属层203的刻蚀，以去除部分顶层金属层203和部分绝缘层202。该过程中需要进行光刻工艺，其中采用了定义顶层金属层203和绝缘层202刻蚀区域的光罩(mask)。然后，如图7所示，进行针对底层金属层201的刻蚀，以去除部分底层金属层201，并形成2-plate结构MIM电容。该过程也需要进行光刻工艺，其中采用了定义底层金属层201刻蚀区域的光罩(mask)。为了在刻蚀过程中对衬底I进行保护，本领域技术人员依据现有技术，可以在沉积底层金属层201之前在衬底I上先沉积一层隔离层作为刻蚀底层金属层201时的阻挡层，同样，在光刻工艺中，本领域技术人员依据现有技术还可在进行光刻时，在光刻表面涂覆 DARC (Dielectric Anti Reflective Coating,电介质抗反射层)等。由上述介绍可以看出，2-plate结构MIM电容的制造过程中会增加更多工艺步骤并使用更多光罩(mask)，这将使得制造成本上升，并且该2-plate结构MM电容中会采用金属Al (铝)作为底层金属层的材料，进而由于Al的应力会使得2-plate结构MIM电容在X射线物相照片(topograph)中发现较差的结构。上述两种手段虽然可以绕开2fF的MM电容的凸包结构2011所导致的击穿率高，难以长时间工作于较高的电压下的问题，但是大大的增加了生产成本和工艺复杂性。因此，在进行MIM电容的制造过程中尚需要新的手段，在不增加生产成本和工艺复杂性的同时，降低2fF的MM电容的击穿率。
技术实现思路
有鉴于此，本专利技术提供一种MIM电容的制造方法，以降低MIM电容的击穿率，延长MIM电容的使用寿命。本申请的技术方案是这样实现的:一种MM电容的制造方法，包括:提供衬底；在所述衬底上沉积底层金属层；[0021 ] 对所述底层金属层进行原位退火处理；在所述底层金属层上沉积绝缘层；在所述绝缘层上沉积顶层金属层；利用光刻手段在所述顶层金属层表面定义出MIM电容区域；对顶层金属层进行刻蚀，以去除MIM电容区域外的顶层金属层，以制成MIM电容。进一步，所述底层金属层的材料为Cu，所述绝缘层的材料为SiN，所述顶层金属层的材料为Ta。进一步，所述原位退火温度为350?450°C，退火气氛为N2,退火时间为20?40S。进一步，所述MM电容的容量为2fF。进一步，所述对顶层金属层进行刻蚀采用缩短主刻蚀时间并延长过刻蚀时间的方法。进一步，在沉积底层金属层后，对所述底层金属层进行原位退火之前，还包括:对所述底层金属层进行化学机械研磨CMP。进一步，所述衬底中具有前段工艺FOEL中形成的半导体器件。进一步，所述底层金属层采用物理气相沉积PVD、化学气相沉积CVD或者电镀方法进行沉积，所述顶层金属层采用物理气相沉积PVD、化学气相沉积CVD或者电镀方法进行沉积。进一步，所述绝缘层采用等离子体增强化学气相沉积PECVD方法进行沉积。从上述方案可以看出，本专利技术的MM电容的制造方法中，在完成底层金属层的沉积后，并在所述底层金属层上沉积绝缘层之前，对所述底层金属层进行原位退火，使得底层金属层的应力在原位退火的过程中得以充分释放，在随后沉积绝缘层的过程中由于底层金属层的应力已经充分释放，便在绝缘层沉积过程中底层金属层不会再释放应力，进而避免了底层金属层的显著变型，从而避免了凸包结构的产生。同时，本专利技术对随后的顶层金属层的刻蚀过程进行了优化，相对减少了主刻蚀时间并增加了过刻蚀时间，在对顶层金属层的刻蚀之后，对于绝缘层来说达到了更好的形貌效果，进一步提升了所制成的MIM电容的性能。本专利技术的MIM电容的制造方法非常适合于2fF的MIM电容的制造，使得所制造的2fF的MIM电容不易被击穿，可长时间稳定工作于较高电压下，并且与现有的替代手段相比节省了生产成本和工艺复杂性。【附图说明】图1为现有制造MM电容过程中在衬底上沉积底层金属层的结构示意图；图2为现有制造MM电容过程中在底层金属层上沉积绝缘层的结构示意图；图3为现有制造M本文档来自技高网...

【技术保护点】
一种MIM电容的制造方法，包括：提供衬底；在所述衬底上沉积底层金属层；对所述底层金属层进行原位退火处理；在所述底层金属层上沉积绝缘层；在所述绝缘层上沉积顶层金属层；利用光刻手段在所述顶层金属层表面定义出MIM电容区域；对顶层金属层进行刻蚀，以去除MIM电容区域外的顶层金属层，以制成MIM电容。

【技术特征摘要】
1.一种MIM电容的制造方法，包括: 提供衬底； 在所述衬底上沉积底层金属层； 对所述底层金属层进行原位退火处理； 在所述底层金属层上沉积绝缘层； 在所述绝缘层上沉积顶层金属层； 利用光刻手段在所述顶层金属层表面定义出MIM电容区域； 对顶层金属层进行刻蚀，以去除MIM电容区域外的顶层金属层，以制成MIM电容。2.根据权利要求1所述的MIM电容的制造方法，其特征在于:所述底层金属层的材料为Cu，所述绝缘层的材料为SiN，所述顶层金属层的材料为Ta。3.根据权利要求1所述的MIM电容的制造方法，其特征在于:所述原位退火温度为350?450°C，退火气氛为N2，退火时间为20?40S。4.根据权利要求1所述的MM电容的制造方法，其特征在于:所述MM电容的容量为2fF。5.根据权利要求1所述的MIM电容的制造方法...

【专利技术属性】
技术研发人员：董天化，朱赛亚，王亮，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31