间隙壁去除方法技术

本发明专利技术提供了一种间隙壁去除方法，在半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖隔离结构和金属硅化物层，由于所述刻蚀阻挡层的遮挡，利用磷酸溶液去除间隙壁的过程中，磷酸溶液不会对STI/SiGe界面处的SiGe造成损伤，有利于提高器件的性能。

【技术实现步骤摘要】
间隙壁去除方法
本专利技术涉及集成电路制造领域，特别涉及一种间隙壁去除方法。
技术介绍
在传统的技术中，会将应力（stress）引入到金属氧化物晶体管（MOStransistor）的沟道区域内，以增加载流子迁移率（carriermobility），进而提高金属氧化物晶体管的性能。一般而言，对于NMOS晶体管而言，希望在源极至漏极方向的沟道区域产生张应力（tensilestress）；而对于PMOS晶体管而言，希望在源极至漏极方向的沟道区域产生压应力（compressivestress）。以PMOS晶体管为例，为了在其沟道区域产生压应力，需要在PMOS晶体管的源极和漏极区域形成外延层，所述外延层通常是锗硅（SiGe），由于锗硅比硅具有更大的晶格常数，因此其膜层内部具有压缩应力，该压缩压力会被转移到水平方向上，以在该PMOS晶体管的沟道内产生出压应力，进而提高空穴的迁移率。一般的，形成锗硅层并进行完离子注入形成源/漏极后，需要移除间隙壁，以提高应力对沟道的作用，并降低层间介电层（ILD）的填充难度，为后续的金属插塞及互连线等制造工艺留出更多的空间。在间隙壁移除工艺通常采用磷酸（H3PO4）溶液，这是因为磷酸溶液对于SiN和氧化硅具有较高的刻蚀选择比。然而，在形成浅沟槽隔离结构（STI）的过程中由于使用了氢氟酸等溶液，实际形成的STI表面略低于半导体衬底的表面，导致STI/SiGe界面处的SiGe部分暴露产生弱点（weakpoint），使得磷酸溶液损伤STI/SiGe界面处的SiGe（如图1中虚线圈所示），影响器件的性能。
技术实现思路
本专利技术的目的在于提供一种间隙壁去除方法，防止磷酸溶液损伤STI/SiGe界面处的SiGe。为解决上述技术问题，本专利技术提供一种间隙壁去除方法，包括：提供一半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构侧壁的间隙壁，所述半导体衬底中形成有浅沟槽隔离结构以及锗硅层；在所述锗硅层上形成金属硅化物层；在所述半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述隔离结构和金属硅化物层；利用磷酸溶液去除所述间隙壁；去除所述刻蚀阻挡层。进一步的，采用旋涂工艺形成所述DUO材料层。进一步的，采用旋涂工艺形成所述DUO材料层后，对所述DUO材料层进行烘烤。进一步的，所述DUO材料层的厚度为进一步的，采用湿法的方式进行回刻蚀形成刻蚀阻挡层。进一步的，采用CLK888溶液回刻蚀形成刻蚀阻挡层。进一步的，所述刻蚀阻挡层的厚度为3～20nm。进一步的，采用湿法的方式去除所述刻蚀阻挡层。进一步的，采用CLK888溶液去除所述刻蚀阻挡层。进一步的，所述金属硅化物层是NiSi或TiSi。与现有技术相比，本专利技术在半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖浅沟槽隔离结构（STI）和金属硅化物层，由于所述刻蚀阻挡层的遮挡，利用磷酸溶液去除所述间隙壁的过程中，磷酸溶液不会对STI/SiGe界面处的SiGe造成损伤，有利于提高器件的性能。附图说明图1是磷酸溶液损伤STI/SiGe界面处的SiGe的示意图；图2是本专利技术实施例的间隙壁去除方法的流程示意图；图3A是本专利技术实施例的间隙壁去除方法形成金属硅化物层之前的俯视图；图3B是本专利技术实施例的间隙壁去除方法形成金属硅化物层之前沿AA’向的剖面示意图；图3C是本专利技术实施例的间隙壁去除方法形成金属硅化物层之前沿BB’向的剖面示意图；图4A是本专利技术实施例的间隙壁去除方法形成金属硅化物层之后沿AA’向的剖面示意图；图4B是本专利技术实施例的间隙壁去除方法形成金属硅化物层之后沿BB’向的剖面示意图；图5A是本专利技术实施例的间隙壁去除方法形成刻蚀阻挡层之后沿AA’向的剖面示意图；图5B是本专利技术实施例的间隙壁去除方法形成刻蚀阻挡层之后沿BB’向的剖面示意图；图6A是本专利技术实施例的间隙壁去除方法去除间隙壁之后沿AA’向的剖面示意图；图6B是本专利技术实施例的间隙壁去除方法去除间隙壁之后沿BB’向的剖面示意图；图7A是本专利技术实施例的间隙壁去除方法去除刻蚀阻挡层之后沿AA’向的剖面示意图；图7B是本专利技术实施例的间隙壁去除方法去除刻蚀阻挡层之后沿BB’向的剖面示意图。具体实施方式在
技术介绍
中已经提及，形成锗硅层并进行完离子注入形成源/漏极后，通常需要移除间隙壁。然而，移除间隙壁过程中使用的磷酸溶液极其容易损伤STI/SiGe界面处的SiGe，影响器件的性能。为此，本专利技术采用DUO材料层形成刻蚀阻挡层，由于所述刻蚀阻挡层的遮挡，磷酸溶液不会对STI/SiGe界面处的SiGe造成损伤。如图2所示，本专利技术提供的间隙壁去除方法，包括：S110：提供一半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构侧壁的间隙壁，所述半导体衬底中形成有浅沟槽隔离结构以及锗硅层；S120：在所述锗硅层上形成金属硅化物层；S130：在所述半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述隔离结构和金属硅化物层；S140：利用磷酸溶液去除所述间隙壁；S150：去除所述刻蚀阻挡层。下面以PMOS晶体管为例，参照图2和图3A-图7B来描述本专利技术提出的间隙壁去除方法的详细步骤。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。首先，如图3A、3B和3C所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中还可以形成有埋层（图中未示出）等。此外，对于PMOS而言，所述半导体衬底100中还可以形成有N阱（图中未示出），并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS的阈值电压Vth。在所述半导体衬底100上形成有栅极结构110，作为一个示例，所述栅极结构110可包括自下而上依次层叠的栅极介电层111、栅极材料层112和栅极硬掩膜层113。栅极介电层111可包括氧化物，如，二氧化硅（SiO2）层。栅极材料层112可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层。栅极硬掩膜层113可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层可包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物层可包括氮化硅（Si3N4）层；氮氧化物层可包括氮氧化硅（SiON）层。作为另一示例，所述栅极结构110还可以是半导体-氧化物-氮化物-氧化物-半导体（SONOS）层叠栅结构。所述半导体衬底100上还形成有位于栅极结构110两侧且紧靠栅极结构110的间隙壁114，所述间隙壁114用于定义后续进行的离子注入的距离。其中，间隙壁114包本文档来自技高网...

【技术保护点】
一种间隙壁去除方法，其特征在于，包括：提供一半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构侧壁的间隙壁，所述半导体衬底中形成有浅沟槽隔离结构以及锗硅层；在所述锗硅层上形成金属硅化物层；在所述半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述浅沟槽隔离结构和金属硅化物层；利用磷酸溶液去除所述间隙壁；去除所述刻蚀阻挡层。

【技术特征摘要】
1.一种间隙壁去除方法，其特征在于，用于防止磷酸溶液损伤浅沟槽隔离结构与锗硅层界面处的锗硅层，所述间隙壁去除方法包括：提供一半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构侧壁的间隙壁，所述半导体衬底中形成有浅沟槽隔离结构以及锗硅层；在所述锗硅层上形成金属硅化物层；在所述半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述浅沟槽隔离结构和金属硅化物层；利用磷酸溶液去除所述间隙壁；去除所述刻蚀阻挡层。2.如权利要求1所述的间隙壁去除方法，其特征在于，采用旋涂工艺形成所述DUO材料层。3.如权利要求2所述的间隙壁去除方法，其特征在于，采用旋涂工艺形成所述DUO材料层后，对所述DU...

【专利技术属性】
技术研发人员：韩秋华，张翼英，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31