访问用于配置空间的配置和状态寄存器制造技术

本发明专利技术通过有选择地仅对帧的部分进行编码并且改为使用先前编码的部分，视频分析可用来帮助视频编码。当后续帧具有小于阈值的运动等级时，可使用先前编码的部分。在这种情况下，在一些实施例中，后续帧的全部或部分可以不经过编码，从而增加带宽和速度。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术通过有选择地仅对帧的部分进行编码并且改为使用先前编码的部分，视频分析可用来帮助视频编码。当后续帧具有小于阈值的运动等级时，可使用先前编码的部分。在这种情况下，在一些实施例中，后续帧的全部或部分可以不经过编码，从而增加带宽和速度。【专利说明】访问用于配置空间的配置和状态寄存器
这一般涉及计算机，以及具体涉及视频处理。
技术介绍
存在必须处理和/或存储视频的多种应用。一个示例是视频监控，其中为了安全性或其它目的，可接收、分析和处理一个或多个视频馈送。另一种常规应用是用于视频会议。通常，通用处理器、例如中央处理单元用于视频处理。在一些情况下，称作图形处理器的专用处理器可辅助中央处理单元。视频分析涉及得到与视频信息的内容有关的信息。例如，视频处理可包括内容分析，其中分析内容视频，以便检测某些事件或事件发生，或者寻找感兴趣信息。用消息来发信号通知的中断或MSI是一种用于生成中断的技术。通常，各装置具有在该装置想要中断主中央处理单元时断言的中断引脚。在外设组件互连Express规范中，不存在单独中断引脚。相反，特殊消息允许引脚断言或解除断言的仿真。用消息来发信号通知的中断允许装置将少量数据写到存储器空间中的特殊地址。芯片组则将中断传递给中央处理单元。MS1-X准许装置分配多达2048个中断。在外设组件互连Express基本规范修订版1.0a和1.1的第6.1小节中规定了 MS1-X。MS1-X允许大量中断，给予各中断单独目标地址和标识数据字。它使用64位寻址和中断屏蔽。【专利附图】【附图说明】图1是按照本专利技术的一个实施例的系统架构； 图2是按照一个实施例、图1所示的视频分析引擎的电路图示； 图3是按照本专利技术的一个实施例的视频捕获的流程图； 图4是按照一个实施例的二维矩阵存储器的流程图； 图5是按照一个实施例的分析辅助编码的流程图； 图6是另一个实施例的流程图； 图7是一个实施例的中断控制的图示； 图8是一个实施例的中断时序图； 图9是一个实施例的流程图； 图10是在一个实施例中、图2的PCI Express 36的一部分的示意图； 图11是对外部寄存器进行写入访问的ELBI事务的时序图； 图12是对外部寄存器进行读取访问的ELBI事务的时序图；以及 图13是一个实施例的流程图。【具体实施方式】按照一个实施例，可并行地处理多个视频流。可对这些视频流编码，同时实现视频分析。此外，可一次对所述多个流中每个流进行编码，同时所述多个流中每个流经过视频分析。在一些实施例中，编码或分析的特性可在编码或分析已经实现的同时由用户即时改变。虽然给出其中使用视频分析的一个实施例的示例，但是在一些实施例中，视频分析只是可选的，并且可以使用或者可以不使用。参照图1，计算机系统10可以是多种计算机系统中的任一种，包括使用视频分析(例如视频监控和视频会议应用)的那些计算机系统以及不使用视频分析的实施例。系统10可以是台式计算机、服务器、膝上型计算机、移动因特网装置或蜂窝电话，这里只举几个例子。系统10可具有耦合到系统总线14的一个或多个主中央处理单元12。系统存储器22可耦合到系统总线14。虽然提供主系统架构的示例，但是本专利技术决不局限于任何特定系统架构。系统总线14可耦合到总线接口 16，总线接口 16又耦合到常规总线18。在一个实施例中，可使用外设组件互连Express (PCIe)总线，但是本专利技术决不局限于任何特定总线。视频分析引擎20可经由总线18耦合到主机。在一个实施例中，该视频分析引擎可以是既提供编码又提供视频分析的单个集成电路。在一个实施例中，集成电路可使用嵌入式动态随机存取存储器(EDRAM)技术。但是，在一些实施例中，可免除编码或视频分析。另外，在一些实施例中，引擎20可包括存储控制器，所述存储控制器控制板载集成二维矩阵存储器以及提供与外部存储器的通信。因此，在图1所示的实施例中，视频分析引擎20与本地动态随机存取存储器(DRAM) 19进行通信。具体来说，视频分析引擎20可包括用于访问存储器19的存储控制器。备选地，引擎20可使用系统存储器22，并且可包括与系统存储器的直接连接。也耦合到视频分析引擎20的可以是一个或多个照相装置24。在一些实施例中，按照标准清晰度格式，可接收多达四个同时视频输入。在一些实施例中，可在三个输入端上提供一个高清晰度输入，以及可在第四输入端上提供一个标准清晰度输入。在其它实施例中，可提供更多或更少的高清晰度输入，以及可提供更多或更少的标准清晰度输入。作为一个示例,三个输入端中的每个输入端可接收10位的高清晰度输入数据，例如R、G和B输入或者Y、U和V输入，各在单独10位输入线上。在一个实施例中，示出图2所示的视频分析引擎20的一个实施例，其在该页的顶端具有四个照相装置通道输入。这四个输入可由视频捕获接口 26来接收。视频捕获接口26可接收采取照相装置输入或其它视频信息的形式的多个同时视频输入，包括电视机输入、数字录像机输入或媒体播放器输入，这里只举几个例子。视频捕获接口自动捕获和复制各输入帧。将输入帧的一个副本提供给VAFF单元66，以及另一副本可提供给VEFF单元68。VEFF单元68负责将视频存储在外部存储器、例如图1所示的存储器22上。在一个实施例中，外部存储器可耦合到芯片上系统存储控制器/仲裁器50。在一些实施例中，外部存储器上的存储可用于视频编码目的。具体来说，如果一个副本存储在外部存储器上，则它能够由视频编码器32来访问，以用于按照预期格式对信息进行编码。在一些实施例中，多种格式是可用的，并且系统可选择最合乎需要的特定编码格式。如上所述，在一些情况下，视频分析可用来改进由视频编码器32所实现的编码过程的效率。一旦这些帧经过编码，它们可经由PCI Express总线36提供给主系统。同时，输入视频帧的其它副本存储在二维矩阵或主存储器28上。VAFF可同时处理和传送全部四个输入视频通道。VAFF可包括四个重复的单元，以处理和传送视频。存储器28的视频传输可使用复用。由于视频回扫时间中固有的延迟，在一些实施例中，多个通道的传递能够实时进行。主存储器上的存储可有选择地非线性或线性地实现。在常规线性寻址中，指定相交寻址线上的一个或多个位置，以访问存储器位置。在一些情况下，可指定寻址线、例如字或位线，以及可指示沿那个字或位线的长度，使得所寻址存储器线的一部分可自动地接连存储。相比之下，在二维寻址或非线性寻址中，可在一个操作中访问行线和列线。该操作可指定存储器矩阵中的初始点，例如，在两个寻址线、例如行线或列线的交点处。然后，提供存储器大小或另一定界符，以指示矩阵在两维中(例如沿行线和列线)的长度。一旦指定初始点，整个矩阵可通过可寻址位置的自动递增来自动存储。换言之，不需要回到主机或其它装置以确定初始点之后、用于存储存储器矩阵的随后部分的地址。二维存储器减少生成地址的任务或者将其基本上完全消除。因此，在一些实施例中，所需带宽和访问时间均可减少。基本上，相同操作可反向进行，以读取二维存储器矩阵。备选地，二维存储器矩阵也可使用常规线性寻址来访问。虽然给出其中指定存储器矩阵的大小的示例，但是也可提供其它定界符，包括两维中每维中的长度(即，沿本文档来自技高网...

【技术保护点】
一种方法，包括：提供多个功能单元的一组配置和状态寄存器；以及提供多个可编程地址寄存器，以指定所述配置和状态寄存器的起始地址。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：N多达普内尼，A米什拉，JM罗德里格斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US