半导体器件的制造方法技术

本发明专利技术提供了一种半导体器件的制造方法，在半导体衬底上形成牺牲材料层并进行回刻蚀形成牺牲层，然后刻蚀形成间隙壁和凹槽，并去除剩余的牺牲层形成开口，所述开口和凹槽大致呈Σ状，由此可形成大致呈Σ状的锗硅层。相比于传统的锗硅层，大致呈Σ状的锗硅层压应力更大，可显著提高PMOS晶体管的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别涉及一种。
技术介绍
在传统的技术中，会将应力(stress)引入到金属氧化物晶体管(MOS transistor)的沟道区域内，以增加载流子迁移率(carriermobility),进而提高金属氧化物晶体管的性能。一般而言，对于NMOS晶体管而言，希望在源极至漏极方向的沟道区域产生张应力(tensiIestress);而对于PMOS晶体管而言,希望在源极至漏极方向的沟道区域产生压应力(compressivestress)。以PMOS晶体管为例，为了在其沟道区域产生压应力，需要在PMOS晶体管的源极和漏极区域形成外延层，所述外延层通常是锗硅(SiGe)，由于锗硅比硅具有更大的晶格常数，因此其膜层内部具有压缩应力，该压缩压力会被转移到水平方向上，以在该PMOS晶体管的沟道内产生出压应力，进而提高空穴的迁移率。锗硅层通常利用如下方法形成:首先，提供一半导体衬底，在所述半导体衬底上形成有栅极结构；然后，在所述半导体衬底中将要形成源/漏区的部分形成凹槽，所述凹槽截面为矩形；接着，在所述凹槽中外延生长锗硅层。然而，随着半导体器件尺寸的不断缩小，传统方法形成的矩形的锗硅层已经不能满足器件性能的要求。
技术实现思路
本专利技术的目的在于提供一种，可提高锗硅层的压应力，进而提高PMOS晶体管的性能。为解决上述技术问题，本专利技术提供一种，包括:提供一半导体衬底，所述半导体衬底上形成有栅极结构；在所述半导体衬底上形成牺牲材料层，并进行回刻蚀形成牺牲层；在所述半导体衬底上形成间隙壁材料层，并刻蚀所述间隙壁材料层和牺牲层在所述栅极结构两侧形成间隙壁，在所述半导体衬底中将要形成源/漏区的部分形成凹槽；对所述凹槽进行湿法刻蚀；去除剩余的牺牲层形成开口 ；在所述凹槽和开口中外延生长锗硅层。可选的，在所述的中，所述牺牲材料层为流动氧化层。可选的，在所述的中，采用旋涂工艺形成所述流动氧化层。可选的，在所述的中，，采用旋涂工艺形成所述流动氧化层后，对所述流动氧化层进行烘烤。可选的，在所述的中，，所述牺牲层的厚度为3~20nm。可选的，在所述的中，采用干法或者湿法的方式进行回刻蚀形成牺牲层。可选的，在所述的中，采用稀释的氢氟酸溶液去除剩余的牺牲层。可选的，在所述的中，所述间隙壁材料层为氮化硅。可选的，在所述的中，采用TMAH溶液对所述凹槽进行湿法刻蚀。可选的，在所述的中，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。与现有技术相比，本专利技术的先在半导体衬底上形成牺牲材料层，并进行回刻蚀形成牺牲层，然后刻蚀形成间隙壁和凹槽，并去除剩余的牺牲层形成开口，所述开口和凹槽大致呈Σ状，由此可形成大致呈Σ状的锗硅层。相比于传统的锗硅层，大致呈Σ状的锗硅层压应力更大，可显著提高PMOS晶体管的性能。【附图说明】图1是本专利技术实施例的的流程示意图；图2A-图2F是本专利技术实施例的过程中的器件剖面示意图。【具体实施方式】 在
技术介绍
中已经提及，随着半导体器件尺寸的不断缩小，传统的方法形成的矩形的锗硅层已经不能满足器件性能的要求。经本申请的专利技术人反复研究发现，对于深亚微米半导体技术而言，大致呈Σ状的锗硅层由于距离沟道的距离更近，相比于传统的锗硅层其压应力更大，可显著提高PMOS晶体管的性能。以下结合附图和具体实施例对本专利技术作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。如图1所示，本专利技术提供一种，包括:SllO:提供一半导体衬底，所述半导体衬底上形成有栅极结构；S120:在所述半导体衬底上形成牺牲材料层，并进行回刻蚀形成牺牲层；S130:在所述半导体衬底上形成间隙壁材料层，并刻蚀所述间隙壁材料层和牺牲层在所述栅极结构两侧形成间隙壁，并在所述半导体衬底中将要形成源/漏区的部分形成凹槽；S140:对所述凹槽进行湿法刻蚀；S150:去除剩余的牺牲层形成开口；S160:在所述凹槽和开口中外延生长锗硅层。下面以PMOS晶体管为例，参照图1和图2A-图2F来描述本专利技术提出的的详细步骤。首先，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶娃、掺杂有杂质的单晶娃、绝缘体上娃(SOI)等,如图2A所示。作为示例,在本实施例中，半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中还可以形成有隔离槽102、埋层(图中未示出)等。此外，对于PMOS而言，所述半导体衬底100中还可以形成有N阱(图中未示出)，并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS的阈值电压Vth。在所述半导体衬底100上形成有栅极结构110，作为一个示例，所述栅极结构110可包括自下而上依次层叠的栅极介电层111、栅极材料层112和栅极硬掩膜层113。栅极介电层111可包括氧化物，如，二氧化硅(Si02)层。栅极材料层112可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti);导电性金属氮化物层可包括氮化钛(TiN)层；导电性金属氧化物层可包括氧化铱(Ir02)层；金属硅化物层可包括硅化钛(TiSi)层。栅极硬掩膜层113可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层可包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TE0S)、未掺杂硅玻璃(USG)、旋涂玻璃(S0G)、高密度等离子体(HDP)或旋涂电介质(SOD);氮化物层可包括氮化硅(Si3N4)层；氮氧化物层可包括氮氧化硅(SiON)层。作为另一示例，所述栅极结构110可以是半导体-氧化物-氮化物-氧化物-半导体(SONOS)层叠栅结构。此外，作为示例，在所述半导体衬底100上还形成有位于栅极结构110两侧且紧靠栅极结构110的间隙壁结构114。其中，间隙壁结构114可以包括至少一层氧化物层和/或至少一层氮化物层。接着，在所述半导体衬底100上沉积牺牲材料层，所述牺牲材料层覆盖所述半导体衬底100上的栅极结构110。所述牺牲材料层优选为流动氧化层(Flowableoxide),其平坦性能较好。可采用旋涂(spinon)工艺形成所述流动氧化层并对所述流动氧化层进行烘烤(bake)以使其硬化，所述流动氧化层的厚度例如是500~5000人，所述烘烤工艺的温度例如是100~1000°C，烘烤时间例如是I~lOmin。当然，也可以选用其它平坦性能较好的材料层作为牺牲材料层。然后 ，对所述牺牲材料层进行回刻蚀(etchback)形成牺牲层120，所述牺牲层120覆盖栅极结构110两侧的半导体衬底，如图2B所示，所述牺牲层120的厚度例如是3~20nm。可采用干法或者湿法的方式进行回刻蚀，干法刻蚀例如采用CF4气体，湿法刻蚀例如采用稀释的氢氟酸(DHF)溶液，可以根据实际工艺设计时的需要选取适合的工艺数值。接着，在所述半导体衬底100上形成PSR (PMOSSiRecess)材料层，所述间隙壁材料层覆盖所述半导体衬底100上的栅极结构110，所述间隙壁材料层例如是氮化硅，可本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：提供一半导体衬底，所述半导体衬底上形成有栅极结构；在所述半导体衬底上形成牺牲材料层，并进行回刻蚀形成牺牲层；在所述半导体衬底上形成间隙壁材料层，并刻蚀所述间隙壁材料层和牺牲层在所述栅极结构两侧形成间隙壁，在所述半导体衬底中将要形成源/漏区的部分形成凹槽；对所述凹槽进行湿法刻蚀；去除剩余的牺牲层形成开口；在所述凹槽和开口中外延生长锗硅层。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括: 提供一半导体衬底，所述半导体衬底上形成有栅极结构； 在所述半导体衬底上形成牺牲材料层，并进行回刻蚀形成牺牲层； 在所述半导体衬底上形成间隙壁材料层，并刻蚀所述间隙壁材料层和牺牲层在所述栅极结构两侧形成间隙壁，在所述半导体衬底中将要形成源/漏区的部分形成凹槽； 对所述凹槽进行湿法刻蚀； 去除剩余的牺牲层形成开口； 在所述凹槽和开口中外延生长锗硅层。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述牺牲材料层为流动氧化层。3.如权利要求2所述的半导体器件的制造方法，其特征在于，采用旋涂工艺形成所述流动氧化层。4.如权利要求3所 述的半导体器件的制造方法，其特征在于，采用旋涂...

【专利技术属性】
技术研发人员：韩秋华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31