一种可编程伽玛校正缓冲电路芯片及产生伽马电压的方法技术

本发明专利技术提供一种可编程伽玛校正缓冲电路芯片及产生伽马电压的方法，其中，可编程伽玛校正缓冲电路芯片包括运算放大器OP，所述运算放大器的同相输入端通过第一电阻R1与基准电压输入端相连，所述运算放大器的反相输入端通过参考电阻Rf与输出端相连，所述运算放大器的反相输入端对地并联有n个第二电阻Rs，n为将所述可编程伽玛校正缓冲电路芯片产生的基准电压Vref进行等分的数量，所述基准电压Vref作为每一等份的基准电位差，所述每一第二电阻Rs均串联有一个开关S。本发明专利技术实施例通过对可编程伽玛校正缓冲电路芯片的构造进行改进，无需采用MOS管，减小了芯片体积，节省了成本。

【技术实现步骤摘要】
一种可编程伽玛校正缓冲电路芯片及产生伽马电压的方法
本专利技术涉及图像显示领域，尤其涉及一种可编程伽玛校正缓冲电路芯片及产生伽马电压的方法。
技术介绍
TFT-LCD驱动原理中数据驱动电路(DataDriver)通过伽马(gamma)电压作为基准产生实现gamma2.2的校正。可编程伽玛校正缓冲电路芯片(P_GammaIC)则是通过数位逻辑电路(DigitalLogicCircuit)经数模转换DAC(Digital-to-AnalogueConversion)后，产生各gamma电压的集成芯片。现有的P_GammaIC都是将模拟基准电压Vref(referencevoltage)通过数位逻辑电路细分为2S等分(S为数模转换位数)，再经DAC模块中的场效应管(MOS管)进行选择对应的通道，最后经过电压跟随器(OP)得到对应的模拟电压(Analogvoltage)，产生模拟电压可所需的gamma电压。在这种情况下，共需S×2S个MOS管。图1所示为3-bitDAC模块电路，从图中可以看出，一共有24(3×8)个MOS管。对于更高位数，例如10-bit，则需要10240(10×1024)个MOS管。由于MOS管数量的多少将直接影响到IC的体积大小和成本高低，过多的MOS管无疑大大增加了IC的体积和成本。
技术实现思路
本专利技术所要解决的技术问题在于，提供一种有效减小体积、降低成本的可编程伽玛校正缓冲电路芯片及产生伽马电压的方法。为了解决上述技术问题，本专利技术提供一种可编程伽玛校正缓冲电路芯片，包括运算放大器OP，所述运算放大器的同相输入端通过第一电阻R1与基准电压输入端相连，所述运算放大器的反相输入端通过参考电阻Rf与输出端相连，所述运算放大器的反相输入端对地并联有n个第二电阻Rs，n为将参考电压进行等分的数量，所述基准电压Vref作为每一等份的基准电位差，所述每一第二电阻Rs均串联有一个开关S。其中，所述第二电阻Rs的阻值与参考电阻Rf的阻值相同。其中，所述第二电阻Rs、参考电阻Rf以及第一电阻R1三者的阻值均相同。本专利技术还提供一种产生伽马电压的方法，包括：步骤S1，提供一种可编程伽玛校正缓冲电路芯片，其中，所述可编程伽玛校正缓冲电路芯片包括运算放大器OP，所述运算放大器的同相输入端通过第一电阻R1与基准电压输入端相连，所述运算放大器的反相输入端通过参考电阻Rf与输出端相连，所述运算放大器的反相输入端对地并联有n个第二电阻Rs，n为将参考电压进行等分的数量，所述基准电压Vref作为每一等份的基准电位差，所述每一第二电阻Rs均串联有一个开关S；步骤S2，从可编程伽玛校正缓冲电路芯片的寄存器获得m值，控制m个开关S闭合，m是大于1且小于等于n的整数；步骤S3，计算得到输出电压Vout。其中，所述步骤S3中，所述输出电压Vout根据m值，所述第二电阻Rs的阻值以及参考电阻Rf的阻值计算得到。其中，所述第二电阻Rs的阻值与参考电阻Rf的阻值相同。其中，所述第二电阻Rs、参考电阻Rf以及第一电阻R1三者的阻值均相同。本专利技术实施例通过对可编程伽玛校正缓冲电路芯片的构造进行改进，将其产生的基准电压作为所划分的每一等份的电位差，取代了DAC模块，无需采用MOS管，减小了芯片体积，节省了成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是现有数模转换模块电路示意图。图2是本专利技术实施例一一种可编程伽玛校正缓冲电路芯片的电气原理示意图。图3是本专利技术实施例二一种产生伽马电压的方法的流程示意图。具体实施方式请参照图2所示，本专利技术实施例一提供一种可编程伽玛校正缓冲电路芯片，包括运算放大器OP(Operationalamplifier)，该运算放大器的同相输入端通过第一电阻R1与基准电压输入端相连，该运算放大器的反相输入端通过参考电阻Rf与输出端相连，该运算放大器的反相输入端对地(GND)并联有n个第二电阻Rs，n为将参考电压进行等分的数量，基准电压Vref作为每一等份(step)的基准电位差，每一第二电阻Rs均串联有一个开关S。由于OP具有极高的开环增益，在负反馈下，其输入信号处在很小的范围内，相差很小，近似相等(仅存在毫伏级的差异)，相当于把那同相输入端与反相输入端短接，但实际又没短接，即虚短。另外，OP输入电阻很大，流入OP的同相输入端和反相输入端中的电流十分微小，往往可以忽略，相当于OP的输入端开路，但实际并非开路，即虚断。利用OP的虚短原理可知，OP同相输入端电压与反相输入端电压均为基准电压Vref；利用OP的虚断原理可知，从n个第二电阻Rs(这些第二电阻Rs的阻值均相同)与开关组成的并联电路流出的电流，与流经参考电阻Rf的电流相同，因此，即有下述公式：其中，m为可编程伽玛校正缓冲电路芯片中寄存器的值，可以根据需求进行修改，m是大于1且小于等于n的整数。也就是说，确定参考电阻Rf和第二电阻Rs的阻值后，通过公式(2)，OP输出端的输出电压Vout与基准电压Vref形成线性关系，这样，闭合不同数量的开关，即可得到不同的输出电压，进而得到液晶显示面板(TFT-LCDPanel)所需的各个伽马电压(Gammavoltage)。当从寄存器获得m的值后，则对应有m个开关闭合，使得Rs/m的值变小，通过公式(2)计算得到输出电压Vout。例如，图2所示为将参考电压划分为1024等份，则运算放大器的反相输入端对地(GND)并联有1024个第二电阻Rs(Rs1，Rs2，Rs3，…，Rsn，n＝1024)，每一第二电阻Rs串联有一个开关S，开关数也为1024个。m的数值则在1～1024中取值，当m＝2时，则有2个开关S闭合，此时相当于2个第二电阻Rs相并联后，一端与参考电阻Rf串联，另一端接地，则Vout＝(1+Rs/Rf)Vref；同样，当m＝8时，则有8个开关S闭合，即8个第二电阻Rs相并联后，一端与参考电阻Rf串联，另一端接地，则Vout＝(1+8×Rs/Rf)Vref。从图2也可以看出，其实际为一同相加法器，取代了现有技术的DAC模块，同样也能实现输出各种所需电压，无需采用MOS管，减小了芯片体积，节省了成本。作为更优的实现方式，第二电阻Rs的阻值与参考电阻Rf的阻值相同，设为R，则公式(2)可以进一步简化为如下公式(3)：即Vout与Vref的线性关系更是直接只与m相关，获得m取值之后，直接可以计算得到Vout。再进一步地，为使整个电路更易于实现，第二电阻Rs、参考电阻Rf以及第一电阻R1三者的阻值均相同。再请参照图3所示，本专利技术实施例二提供一种产生伽马电压的方法，包括：步骤S1，提供一种可编程伽玛校正缓冲电路芯片，其中，该可编程伽玛校正缓冲电路芯片包括运算放大器OP，该运算放大器的同相输入端通过第一电阻R1与基准电压输入端相连，该运算放大器的反相输入端通过参考电阻Rf与输出端相连，该运算放大器的反相输入端对地并联有n个第二电阻Rs，n为将参考电压进行等分的数量，基准电压Vref作为每一等份(step)的基准本文档来自技高网...

【技术保护点】
一种可编程伽玛校正缓冲电路芯片，其特征在于，包括运算放大器OP，所述运算放大器的同相输入端通过第一电阻R1与基准电压输入端相连，所述运算放大器的反相输入端通过参考电阻Rf与输出端相连，所述运算放大器的反相输入端对地并联有n个第二电阻Rs，n为将所述可编程伽玛校正缓冲电路芯片产生的基准电压Vref进行等分的数量，所述基准电压Vref作为每一等份的基准电位差，所述每一第二电阻Rs均串联有一个开关S。

【技术特征摘要】
1.一种可编程伽玛校正缓冲电路芯片，其特征在于，包括运算放大器OP，所述运算放大器的同相输入端通过第一电阻R1与基准电压输入端相连，所述运算放大器的反相输入端通过参考电阻Rf与输出端相连，所述运算放大器的反相输入端对地并联有n个第二电阻Rs，n为将参考电压进行等分的数量，所述基准电压Vref作为划分的每一等分的电位差，所述每一第二电阻Rs均串联有一个开关S。2.根据权利要求1所述的可编程伽玛校正缓冲电路芯片，其特征在于，所述第二电阻Rs的阻值与参考电阻Rf的阻值相同。3.根据权利要求2所述的可编程伽玛校正缓冲电路芯片，其特征在于，所述第二电阻Rs、参考电阻Rf以及第一电阻R1三者的阻值均相同。4.一种产生伽马电压的方法，包括：步骤S1，提供一种可编程伽玛校正缓冲电路芯片，其中，所述可编程伽玛校正缓冲电路芯片包括运算放大器OP，所述运算放大器的同...

【专利技术属性】
技术研发人员：曾德康，郭东胜，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44