金属互连当中DRAM电容器的形成制造技术

本发明专利技术公开了用于在金属互连当中集成电容器用于嵌入式DRAM应用的技术。在一些实施例中，该技术使用湿法蚀刻来完全移除在电容器形成之前暴露的互连金属(例如，铜)。这一互连金属移除阻止该金属污染电容器的高k电介质。另一益处是电容器的增加的高度(表面积)，这允许增加的电荷存储。在一个示例实施例中，提供一种集成电路设备，其包括具有DRAM位单元电路的至少一部分的衬底、位于所述衬底上并且包括一个或多个包含金属的互连特征的互连层、以及至少部分地位于所述互连层中并且占据包含金属的互连特征从其中被移除的空间的电容器。所述集成电路设备可以例如是处理器或通信设备。

【技术实现步骤摘要】
【国外来华专利技术】金属互连当中DRAM电容器的形成
技术介绍
动态随机存取存储器(DRAM)通常包括位单元的阵列，每一个单元能够存储信息的位。典型的单元配置由用于存储电荷(即，信息的位)的电容器以及在读取和写入操作期间提供到电容器的存取的存取晶体管组成。存取晶体管连接在位线和电容器之间，并且被字线信号选通(接通或关断)。在读取操作期间，经由相关联的位线从所述单元读取所存储的信息的位。在写入操作期间，经由晶体管从位线将信息的位存储在单元中。单元本质上是动态的(由于泄漏)，并且因此必须被周期性地刷新。在叠层配置中实现嵌入式DRAM(eDRAM)，其中电容器集成在与处理器(或具有DRAM的其它功能电路)相同的裸片上。这样的叠层解决方案通常与许多重要的问题相关联。【附图说明】图1说明了根据本专利技术实施例在形成电容器之前的叠层DRAM设备。图2说明了根据本专利技术实施例在电容器图案化之后图1的叠层DRAM设备，该电容器图案化初始落在金属接合焊盘上。图3说明了根据本专利技术实施例在移除位于初始电容器沟槽下方的金属接合焊盘和通孔之后图2的叠层DRAM设备。图4说明了根据本专利技术实施例在电容器的底部电极的沉积之后图3的叠层DRAM设备。 图5说明了根据本专利技术实施例在电容器的高k电介质和顶部电极的沉积之后图4的置层DRAM设备。图6说明了根据本专利技术实施例在触点形成和层间电介质的沉积之后图5的叠层DRAM设备。图7说明了根据本专利技术实施例配置有触点和/或叠层的叠层DRAM设备。图8说明了根据本专利技术示例性实施例实现有一个或多个存储器结构的计算系统。将认识到，附图不一定按比例绘制或者意在将请求保护的本专利技术限制到所示的特定配置。例如，尽管一些附图通常指示直线、直角和光滑表面，但是存储器设备的实际实现可能具有不太完美的直线、直角，并且一些特征可能具有表面拓扑或者以其它方式非光滑，假设所使用的处理设备和技术的真实世界限制。简而言之，仅提供附图来表示示例结构。【具体实施方式】公开了用于在金属互连当中集成电容器用于嵌入式DRAM应用的技术。在一些实施例中，所述技术使用湿法蚀刻以便完全移除在电容器形成之前暴露的互连金属(例如，铜)。这一互连金属移除阻止该金属污染电容器的高k电介质。另一益处是电容器的增加的高度(表面积)，这允许增加的电荷存储。根据本公开，各种其它优点将明显。一般概沭如前面解释的，叠层DRAM解决方案通常与许多重要的问题相关联。例如，在位线上电容器(COB)配置中，叠层电容器在工艺流程的后端互连部分中形成在晶体管上方。典型地，在使用铜(通常用作互连金属)之前集成DRAM电容器。然而，并且根据本专利技术实施例，在铜金属互连线之后并且在该铜金属互连线当中集成DRAM电容器，其中电容器与逻辑金属线集成在相同的层中。由于这一集成方案，电容器的高k电介质被铜(或其它互连金属)污染是关心的事情。可以例如通过沉积厚的共形扩散阻挡层(例如，钽或其它适当的阻挡材料)作为电容器的底部电极的一部分并且在沉积高k电容器材料之前来避免这一污染。然而，这样的扩散阻挡技术越来越难以在按比例增加到较高孔径比的情况下实现，并且实现起来也是昂贵的。相比而言，本文提供的技术能够用于允许相对经济且简单的解决方案，并且也可以为电容器提供更多的表面积(以便增加电容)。更加详细地并且根据一个示例实施例，通过移除用于DRAM电容器的金属接合焊盘或者其它这样的污染源来消除或者以其它方式实质上减少污染源(例如铜或其它互连金属)。在一个这样的具体实施例中，经由对位于电容器沟槽之下或者以其它方式接近电容器沟槽的接合焊盘材料进行湿法蚀刻来实现这一移除，尽管可以使用其它材料移除技术(例如湿法蚀刻、干法蚀刻、消融或者这样的工艺的组合)，如根据本公开将明显的。蚀刻对于正在被移除的下层金属可以是选择性的，在一种示例情况中，该下层金属是铜。该结构的其它材料保持完整无缺。移除金属污染源减轻了对于作为电容器叠层的一部分的扩散阻挡材料的需要。在一种具体的示例情况中，并且在执行其中蚀刻落在铜接合焊盘上的电容器图案化之后，该接合焊盘及其相对应的通孔铜被选择性地蚀刻掉。这一湿法蚀刻能够对于在后端工艺中使用的所有材料都是选择性的，在一个示例实施例中，这些材料包括互连阻挡材料(例如，钽)、蚀刻停止 材料(例如氮化硅)和层间介电材料(例如二氧化硅)。使用这样的选择性蚀刻剂的结果是，对于每一个所蚀刻的互连结构的可选互连阻挡层被留下。这一互连阻挡层阻止湿法蚀刻移除掩埋的金属线，并且还用作铜阻挡层以便防止来自掩埋的金属线的铜扩散到电容器电介质。然而注意到，本专利技术的其它实施例可以不具有互连阻挡层。一旦接合焊盘铜(或者其它目标互连金属结构)被充分移除，就能够沉积电容器的底部电极。在一个示例实施例中，共形原子层沉积(ALD)能够用于提供对于每一个单元的电容器的底部电极。随后的电容器处理可按照正常完成来实现，这可以通常包括电容器高k电介质和顶部电极以及任何必要的金属触点和层间介电材料的沉积。可以使用任何数量的其它后端或精加工工艺(例如平整、钝化、随后的层或叠层的添加等等)。如根据本公开将认识到的，电容器能够跨越给定结构的一个或多个金属层，其中每一层通常包括用于将一层连接下一层和/或连接到以其它方式集成到整体结构中的各种电子电路的金属线和/或通孔。因而，能够例如将eDRAM电容器集成到处理器(或其它功能电路)的后端逻辑制造工艺中，其中电容器和各种互连特征(例如，金属逻辑线和通孔等等)共享相同的层。通过使电容器跨越在多个层上，能够实现较大的电容水平。给定eDRAM单元的电容越大，能够由该单元存储的电荷就越大。这一较高的电荷允许在触发刷新之前较长的电容器泄漏时段。如根据本公开将进一步认识到的，布局设计(例如关于电容器和构成该设备的各种互连结构的间隔和密度)可以从一个应用到下一应用并且在给定设备内从一层到下一层改变。标准设计布局技术和实践可以用于有效地利用可用裸片空间，如正常完成的。牢记此，注意到，本文例示的各种示例电容器和接合焊盘/通孔布局仅说明了示例配置，并且没有按照比例绘制或者以其它方式意在暗示在所示出的层和/或部件之间任何必要的空间关系或具体的电连接。其它实施例可以使用具有任何接合焊盘/通孔配置或者与待形成的电容器相关联的其它污染源互连结构的DRAM互连布局。用于诸如铜的互连金 属的湿法蚀刻的典型解决方案使用沿着颗粒边界和所暴露的表面不加区别地溶解金属的酸或螯合剂。根据本专利技术的实施例，铜或其它互连金属使用湿法蚀刻工艺被移除，该湿法蚀刻工艺使用蚀刻剂、氧化和螯钝化剂的组合，使用杂原子来粘合所蚀刻的铜并且然后形成金属有机钝化层。在更通常的意义上，可以在蚀刻工艺中使用包含能够形成钝化聚合网络的制剂的任何杂原子。在使用铜作为互连金属并且具有位于铜下面的互连阻挡层的一个具体的示例实施例中，例如使用扫描电子显微镜(SEM)或透射电子显微镜(TEM)获取的互连结构的横截面视图可以用于表示DRAM电容器铜接合焊盘或其它相关联的结构以前所在(在选择性湿法蚀刻工艺之前)的下层互连阻挡层的存在。特别是，横截面将通常表示电容器结构和在被蚀刻的空间内可能的电介质填充。DRAM互连结构和方法图1到图6有效地例示了根据本专利技术实施例用于制造基于eDRAM的设备的工艺流程。本文档来自技高网...

【技术保护点】
一种集成电路设备，包括：衬底，具有动态随机存取存储器(DRAM)位单元电路的至少一部分；互连层，位于所述衬底上并且包括一个或多个包含金属的互连特征；以及电容器，至少部分地位于所述互连层中并且占据包含金属的互连特征从其中被移除的空间。

【技术特征摘要】
【国外来华专利技术】1.一种集成电路设备，包括: 衬底，具有动态随机存取存储器(DRAM)位单元电路的至少一部分； 互连层，位于所述衬底上并且包括一个或多个包含金属的互连特征；以及电容器，至少部分地位于所述互连层中并且占据包含金属的互连特征从其中被移除的空间。2.如权利要求1所述的设备，其中，包含金属的互连特征从其中被移除的所述空间包括扩散阻挡层，所述电容器的至少一部分形成在所述扩散阻挡层上。3.如权利要求2所述的设备，其中，所述扩散阻挡层包括钽。4.如前述权利要求中的任意一项所述的设备，其中，所述互连层是互连层的叠层中的许多层之一，并且所述叠层中的所述层中的两个或更多个包括将所述层电连接到所述叠层中的其它层的一个或多个包含金属的互连特征。5.如权利要求4所述的设备，其中，所述电容器至少部分地位于所述叠层的两个或更多个连续层中。6.如权利要求5所述的设备，其中，包含金属的互连特征从其中被移除的所述空间至少部分地位于所述叠层的所述两个或更多个连续层的底部中。7.如前述权利要求中的任意一项所述的设备，其中，所述互连层进一步包括介电材料，所述一个或多个包含金属 的互连特征存在于所述介电材料中。8.如前述权利要求中的任意一项所述的设备，其中，所述电容器配置为金属-绝缘体-金属(MIM)电容器。9.如前述权利要求中的任意一项所述的设备，其中，所述电容器包括电耦合到所述DRAM位单元电路的晶体管的底部电极、电介质和顶部电极。10.如权利要求9所述的设备，其中，所述电介质包括具有比二氧化硅的介电常数大的介电常数的高k电介质。11.如前述权利要求中的任意一项所述的设备，其中，所述DRAM位单元电路包括多个DRAM位单元，每一个单元具有存取晶体管和至少部分地占据包含金属的互连特征从其中被移除的空间的电容器。12.如前述权利要求中的任意一项所述的设备，其中，所述包含金属的互连特征中的至少一个包括金属接合焊盘、金属线、通孔或其组合。13.如前述权利要求中的任意一项所述的设备，其中，所述包含金属的互连特征包括铜。14.如前述权利要求中的任意一项所述的设备，其中，所述设备是处理器。15.如前述权利要求中的任意一项所述的设备，其中，所述设备是通信设备或计算设备。16.—种集成电路设备,包括: 衬底，具有动态随机存取存储器(DRAM)位单元电路的至少一部分； 位于所述衬底上的互连层的叠层，其中，所述互连层中的每一个包括介电材料，并且所述互连层中的两个或者更多个包括将所述层电耦合到所述叠层中的其它层的一个或多个包含铜的互连特征；以及 电容器，至少部分地位于所述叠层的一个或多个层中并且占据双镶嵌沟槽，其中，所述电容器包括电耦合到所述DRAM位单元电路的晶体管的底部电极、电介质和顶部电极。17.如权利要求16所述的设备，其中，所述双镶嵌沟槽包括扩散阻挡层，所述电容器的至少一部分形成在所述扩散阻挡层上。18.如权利要求16或17所述的设备，其中，所述DRAM位单元电路包括多个DRAM位单元，每一个单元具有存取晶体管和至少部分地占据镶...

【专利技术属性】
技术研发人员：N·林德特，J·M·施泰格瓦尔德，K·J·辛格，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US