像素结构及其制作方法技术

本发明专利技术公开了一种像素结构，包括一薄膜晶体管元件。薄膜晶体管元件包括一氧化物半导体层、一栅极绝缘层、一栅极、一第一连接电极、一第二连接电极、一介电层、一源极与一漏极。氧化物半导体层具有一通道区，以及一第一接触区与一第二接触区分别位于通道区的两相对侧。第一连接电极覆盖第一接触区的上表面，且第二连接电极覆盖第二接触区的上表面，其中第一连接电极与第二连接电极未与栅极绝缘层在垂直投影方向上重叠。源极经由第一连接电极与氧化物半导体层的第一接触区电性连接，而漏极经由第二连接电极与氧化物半导体层的第二接触区电性连接。

【技术实现步骤摘要】
像素结构及其制作方法
本专利技术是关于一种像素结构及其制作方法，尤指一种利用连接电极连接源极/漏极与氧化物半导体层的像素结构及其制作方法。
技术介绍
薄膜晶体管(thinfilmtransistor,TFT)元件是一种广泛应用于显示面板的半导体元件，例如应用在液晶显示面板(liquidcrystaldisplaypanel,LCDpanel)、有机发光二极管显示器(organiclightemittingdiodedisplaypanel,OLEDdisplaypanel)及电子纸(electronicpaper,E-paper)等显示面板。薄膜晶体管元件的电子迁移率(mobility)直接影响到薄膜晶体管元件的切换速度，因此对于显示画面质量有很大的影响。目前显示面板的薄膜晶体管元件根据使用的半导体层材料的不同，主要可以区分成非晶硅薄膜晶体管(amorphoussiliconTFT,a-SiTFT)元件、多晶硅薄膜晶体管(polysiliconTFT)元件以及氧化物半导体薄膜晶体管(oxidesemiconductorTFT)元件。非晶硅薄膜晶体管元件受限于使用非晶硅半导体材料，因此其电子迁移率较低(目前非晶硅薄膜晶体管元件的电子迁移率约在1cm2/Vs以内)，故无法满足目前可见的未来更高规格显示器的需求。多晶硅薄膜晶体管受惠于其多晶硅材料的特性，于电子迁移率上有大幅的改善(多晶硅薄膜晶体管的电子迁移率最佳约可达100cm2/Vs)。然而多晶硅薄膜晶体管元件的工艺复杂(相对地成本提升)，且于大尺寸面板应用时会有结晶程度均匀性不佳的问题存在，故目前多晶硅薄膜晶体管元件仍以小尺寸面板应用为主。氧化物半导体薄膜晶体管元件则是应用近年来新崛起的氧化物半导体材料，此类材料一般为非晶相(amorphous)晶格结构，没有应用于大尺寸面板上均匀性不佳的问题，且可利用多种方式成膜，例如溅镀(sputter)、旋涂(spin-on)以及印刷(printing)等方式，因此在工艺上较非晶硅薄膜晶体管元件更有工艺简化的弹性。氧化物半导体薄膜晶体管元件的电子迁移率一般可较非晶硅薄膜晶体管高10倍以上(氧化物半导体薄膜晶体管的电子迁移率大体上介于10cm2/Vs到50cm2/Vs之间)，此程度已可满足目前可见的未来高规格显示面板的需求。然而，在氧化物半导体薄膜晶体管元件中，源极/漏极与氧化物半导体层间的接触阻抗若过大，将使得薄膜晶体管元件的效能降低且无法有效发挥其高电子迁移率的特性，故有必要降低氧化物半导体层与源极电极/漏极电极间的接触阻抗，以使得氧化物半导体薄膜晶体管元件展现高电子迁移率的特性。
技术实现思路
本专利技术的目的之一在于提供一种像素结构及其制作方法，以提升像素结构的薄膜晶体管元件的元件特性。本专利技术的一实施例提供一种像素结构，包括一基板、一薄膜晶体管元件、一第一保护层以及一第一像素电极。薄膜晶体管元件设置于基板上，且薄膜晶体管元件包括一氧化物半导体层、一栅极绝缘层、一栅极、一第一连接电极、一第二连接电极、一介电层、一源极与一漏极。氧化物半导体层设置于基板上，且氧化物半导体层具有一通道区，以及一第一接触区与一第二接触区分别位于通道区的两相对侧。栅极绝缘层设置于氧化物半导体层上，且栅极绝缘层覆盖通道区的一上表面并暴露出第一接触区的一上表面以及第二接触区的一上表面。栅极设置于栅极绝缘层上。第一连接电极与第二连接电极分别设置于栅极绝缘层的两侧，第一连接电极覆盖第一接触区的上表面并与第一接触区的上表面接触，且第二连接电极覆盖第二接触区的上表面并与第二接触区的上表面接触，其中第一连接电极与第二连接电极未与栅极绝缘层在一垂直投影方向上重叠。介电层设置于栅极、第一连接电极与第二连接电极上，其中介电层具有一第一接触洞至少部分暴露出第一连接电极的一上表面，以及一第二接触洞至少部分暴露出第二连接电极的一上表面。源极与漏极设置于介电层上，其中源极经由第一接触洞与第一连接电极电性连接，且漏极经由第二接触洞与第二连接电极电性连接。第一保护层设置于介电层上，其中第一保护层具有一第三接触洞，至少部分暴露出漏极。第一像素电极设置于第一保护层上，其中第一像素电极经由第三接触洞与薄膜晶体管元件的漏极电性连接。本专利技术的另一实施例提供一种制作像素结构的方法，包括下列步骤。提供一基板，并于基板上形成一图案化氧化物半导体层，其中图案化氧化物半导体层包括一氧化物半导体层，且氧化物半导体层具有一通道区，以及一第一接触区与一第二接触区分别位于通道区的两相对侧。于基板与图案化氧化物半导体层上依序形成一绝缘层以及一第一导电层。于第一导电层上形成一图案化遮蔽层，其中图案化遮蔽层部分覆盖第一导电层。去除图案化遮蔽层所暴露出的第一导电层以形成一第一图案化导电层，以及去除图案化遮蔽层所暴露出的绝缘层以形成一图案化绝缘层，其中图案化绝缘层包括一栅极绝缘层，栅极绝缘层覆盖通道区的一上表面并暴露出第一接触区的一上表面以及第二接触区的一上表面，以及第一图案化导电层包括一栅极位于栅极绝缘层上。于图案化遮蔽层所暴露出的基板上、氧化物半导体层的第一接触区的上表面上以及第二接触区的上表面上形成一第二导电层。进行一掀离工艺，同时移除图案化遮蔽层以及位于图案化遮蔽层上的第二导电层以形成一第二图案化导电层，其中第二图案化导电层包括一第一连接电极与一第二连接电极，以自行对准方式分别形成于第一接触区的上表面上以及第二接触区的上表面上，且第一连接电极与第二连接电极未与栅极绝缘层在一垂直投影方向上重叠。于栅极、第一连接电极与第二连接电极上形成一介电层，其中介电层具有一第一接触洞至少部分暴露出第一连接电极的一上表面，以及一第二接触洞至少部分暴露出第二连接电极的一上表面。于介电层上形成一第三图案化导电层，其中第三图案化导电层包括一源极与一漏极，源极经由第一接触洞与第一连接电极电性连接，且漏极经由第二接触洞与第二连接电极电性连接。于介电层上形成一第一保护层，其中第一保护层具有一第三接触洞，至少部分暴露出漏极。于第一保护层上形成一第一像素电极。附图说明图1至图8绘示了本专利技术的第一实施例的制作像素结构的方法的示意图；图9与图10绘示了本专利技术的第二实施例的制作像素结构的示意图；图11绘示了本专利技术的一对照实施例的像素结构的示意图；图12绘示了本专利技术的对照实施例的像素结构的薄膜晶体管元件的栅极电压VG与漏极电流ID的关系图；图13绘示了本专利技术的像素结构的薄膜晶体管元件的栅极电压VG与漏极电流ID的关系图；附图标识说明：10基板10S开关元件区10C储存电容区10P像素区12缓冲层14图案化氧化物半导体层14S氧化物半导体层14C通道区141第一接触区142第二接触区14B储存电容下电极16绝缘层161第一绝缘薄膜162第二绝缘薄膜18第一导电层20图案化遮蔽层201第一遮蔽层202第二遮蔽层22第一图案化导电层24图案化绝缘层GI栅极绝缘层CD电容介电层14X上表面14Y上表面14Z上表面G栅极22T储存电容上电极Cst储存电容元件26第二导电层28第二图案化导电层281第一连接电极282第二连接电极Z垂直投影方向283导电图案30介电层TH1第一接触洞TH2第二接触洞32第三图案化导电层S源极D漏极TFT薄膜晶体管元本文档来自技高网...

【技术保护点】
一种像素结构，包括：一基板；一薄膜晶体管元件，设置于该基板上，该薄膜晶体管元件包括：一氧化物半导体层，设置于该基板上，该氧化物半导体层具有一通道区，以及一第一接触区与一第二接触区分别位于该通道区的两相对侧；一栅极绝缘层，设置于该氧化物半导体层上，该栅极绝缘层覆盖该通道区的一上表面并暴露出该第一接触区的一上表面以及该第二接触区的一上表面；一栅极，设置于该栅极绝缘层上；一第一连接电极与一第二连接电极，分别设置于该栅极绝缘层的两侧，该第一连接电极覆盖该第一接触区的该上表面并与该第一接触区的该上表面接触，且该第二连接电极覆盖该第二接触区的该上表面并与该第二接触区的该上表面接触，其中该第一连接电极与该第二连接电极未与该栅极绝缘层在一垂直投影方向上重叠；一介电层，设置于该栅极、该第一连接电极与该第二连接电极上，其中该介电层具有一第一接触洞至少部分暴露出该第一连接电极的一上表面，以及一第二接触洞至少部分暴露出该第二连接电极的一上表面；以及一源极与一漏极，设置于该介电层上，其中该源极经由该第一接触洞与该第一连接电极电性连接，且该漏极经由该第二接触洞与该第二连接电极电性连接；一第一保护层，设置于该介电层上，其中该第一保护层具有一第三接触洞，至少部分暴露出该漏极；以及一第一像素电极，设置于该第一保护层上，其中该第一像素电极经由该第三接触洞与该薄膜晶体管元件的该漏极电性连接。...

【技术特征摘要】
2014.03.27 TW 1031115561.一种像素结构，包括：一基板；一薄膜晶体管元件，设置于该基板上，该薄膜晶体管元件包括：一氧化物半导体层，设置于该基板上，该氧化物半导体层具有一通道区，以及一第一接触区与一第二接触区分别位于该通道区的两相对侧；一栅极绝缘层，设置于该氧化物半导体层上，该栅极绝缘层设置于该通道区的一上表面并且未覆盖该第一接触区的一上表面以及该第二接触区的一上表面；一栅极，设置于该栅极绝缘层上；一第一连接电极与一第二连接电极，分别设置于该栅极绝缘层的两侧，该第一连接电极覆盖该第一接触区的该上表面并与该第一接触区的该上表面接触，且该第二连接电极覆盖该第二接触区的该上表面并与该第二接触区的该上表面接触，其中该第一连接电极与该第二连接电极未与该栅极绝缘层在一垂直投影方向上重叠；一介电层，设置于该栅极、该第一连接电极与该第二连接电极上，其中该介电层具有一第一接触洞未覆盖至少部分的该第一连接电极的一上表面，以及一第二接触洞未覆盖至少部分的该第二连接电极的一上表面；以及一源极与一漏极，设置于该介电层上，其中该源极经由该第一接触洞与该第一连接电极电性连接，且该漏极经由该第二接触洞与该第二连接电极电性连接；一第一保护层，设置于该介电层上，其中该第一保护层具有一第三接触洞，未覆盖至少部分的该漏极；一第一像素电极，设置于该第一保护层上，其中该第一像素电极经由该第三接触洞与该薄膜晶体管元件的该漏极电性连接；以及一储存电容元件设置于该基板上，其中该储存电容元件包括：一储存电容下电极，设置于该基板上；一电容介电层，设置于该储存电容下电极上并部分覆盖该储存电容下电极的一上表面；一储存电容上电极，设置于该电容介电层上；以及一导电图案，设置于该电容介电层的至少一侧并部分覆盖该储存电容下电极的该上表面；其中，该导电图案、该第一连接电极与该第二连接电极由同一层图案化导电层所构成且结构上彼此分离，该导电图案、该第一连接电极与该第二连接电极包括金属电极；以及该储存电容下电极与该氧化物半导体层是由同一层图案化氧化物半导体层所构成。2.如权利要求1所述的像素结构，其特征在于，该第一连接电极与该第二连接电极未与该栅极在该垂直投影方向上重叠。3.如权利要求1所述的像素结构，其特征在于，该栅极的一侧壁内缩于该栅极绝缘层的一侧壁。4.如权利要求1所述的像素结构，更包括：一显示介质层，设置于该第一像素电极上；以及一第二像素电极，设置于该显示介质层上。5.如权利要求4所述的像素结构，其特征在于，该显示介质层为一有机电激发光层。6.如权利要求4所述的像素结构，其特征在于，另包括一第二保护层，设置于该第一保护层上，其中该第二保护层具有一开口，至少部分未覆盖该第一像素电极，且该显示介质层设置于该第二保护层的该开口内。7.如权利要求1所述的像素结构，其特征在于，该电容介电层与该栅极绝缘层由同一层图案化绝缘层所构成，以及该储存电容上电极与该栅极由同一层图案化导电层所构成。8.一种制作像素结构的方法，其特征在于，包括：提供一基板；于该基板上形成一图案化氧化物半导体层，其中该图案化氧化物半导体层包括一氧化物半导体层，且...

【专利技术属性】
技术研发人员：周政伟，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71