栅极对准接触部及其制造方法技术

描述了栅极对准接触部和形成栅极对准接触部的方法。例如，制造半导体结构的方法包括在形成于衬底之上的有源区之上形成多个栅极结构。栅极结构每个均包括栅极电介质层、栅极电极和侧壁间隔体。多个接触插塞被形成，每个接触插塞直接在多个栅极结构中的两个相邻栅极结构的侧壁间隔体之间形成。多个接触部被形成，每个接触部直接在多个栅极结构的两个相邻栅极结构的侧壁间隔体之间形成。多个接触部和多个栅极结构在形成所述多个接触插塞之后形成。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例属于半导体器件和处理的领域，且特别涉及栅极对准接触部和形成栅极对准接触部的方法。
技术介绍
在过去的几十年，在集成电路中的特征的缩放是支持不断增长的半导体工业的推动力。缩放到越来越小的特征实现了在半导体芯片的有限占用面积上的功能单元的增加的密度。例如，缩小的晶体管尺寸允许增加数量的存储器或逻辑设备合并在芯片上，从而导致具有增加的容量的产品的制造。然而，对更大的容量的追求并不是没有问题。优化每个设备的性能的必要性变得日益重要。在集成电路器件的制造中，当器件尺寸继续按比例缩小时，多栅极晶体管(例如三栅极晶体管)变得更普遍。在常规过程中，三栅极晶体管通常被制造在体硅衬底或绝缘体上硅衬底上。在一些实例中，体硅衬底由于其较低的成本且因为它们实现较不复杂的三栅极制造工艺而是优选的。在其它实例中，绝缘体上硅衬底由于三栅极晶体管的提高的短沟道特性而是优选的。然而，缩放多栅极晶体管并不是没有后果。当微电子电路的这些基本构成构件的尺寸减小时且当在给定区中制造的基本构成构件的绝对数量增加时，对用于图案化这些构成构件的光刻工艺的约束变成不可抵挡的。特别是，在半导体叠层中被图案化的特征的最小尺寸(临界尺寸)和这样的特征间的间隔之间会有折衷。
技术实现思路
本专利技术的实施例包括栅极对准接触部和形成栅极对准接触部的方法。在实施例中，半导体结构包括在布置在衬底之上的三维有源区的顶表面之上并沿着三维有源区的侧壁布置的多个栅极结构。栅极结构均包括栅极电介质层、栅极电极和侧壁间隔体。多个接触部被包括，每个接触部直接布置在多个栅极结构的两个相邻栅极结构的侧壁间隔体之间。多个接触插塞也被包括，每个接触插塞直接布置在多个栅极结构的两个相邻栅极结构的侧壁间隔体之间。在另一实施例中，制造半导体结构的方法包括在形成于衬底之上的有源区之上形成多个栅极结构。每个栅极结构均包括栅极电介质层、栅极电极和侧壁间隔体。多个接触插塞被形成，每个接触插塞直接在多个栅极结构的两个相邻栅极结构的侧壁间隔体之间形成。多个接触部被形成，每个接触部直接在多个栅极结构中的两个相邻栅极结构的侧壁间隔体之间形成。多个接触部和多个栅极结构在形成所述多个接触插塞之后形成。在另一实施例中，制造半导体结构的方法包括在衬底之上形成栅极线格栅。栅极线格栅包括多个虚设栅极线。掩蔽叠层在栅极线格栅的虚设栅极线之上和之间形成。图案化硬掩模层仅在栅极线格栅的虚设栅极线的第一部分之上和之间由掩蔽叠层形成，暴露虚设栅极线的第二部分。电介质层在图案化硬掩模层之上和在虚设栅极线的第二部分之上和之间形成。电介质层被平面化以在虚设栅极线的第二部分之上和之间形成图案化电介质层，并重新暴露图案化硬掩模层。图案化硬掩模层从栅极线格栅的虚设栅极线的第一部分去除，重新暴露虚设栅极线的第一部分。层间电介质层在图案化电介质层之上和在虚设栅极线的第一部分之上和之间形成。层间电介质层和图案化电介质层被平面化，以分别形成在虚设栅极线的第一部分之间而不是之上的第一永久层间电介质部分，和形成在虚设栅极线的第二部分之间而不是之上的牺牲电介质部分。虚设栅极线的第一或第二部分或这两者的虚设栅极线中的一个或多个被图案化以提供在多个虚设栅极当中和在第一永久层间电介质部分和牺牲电介质部分的其余区当中的沟槽区。沟槽区填充有第二永久层间电介质部分。多个虚设栅极用永久栅极结构代替。牺牲电介质部分的其余区被去除以提供接触开口。接触部然后在接触开口中形成。【附图说明】图1A-1K示出表示在根据本专利技术的实施例的制造具有栅极对准接触部的半导体结构的方法中的各种操作的横截面视图，其中:图1A示出在衬底之上形成栅极线格栅，栅极线格栅包括多个虚设栅极线；图1B示出在图1A的栅极线格栅的虚设栅极线之上和之间形成掩蔽叠层；图1C示出由图1B的掩蔽叠层形成图案化硬掩模层，图案化硬掩模层在栅极线格栅的虚设栅极线的仅仅第一部分之上和之间形成，暴露虚设栅极线的第二部分；图1D示出在图1C的图案化硬掩模层之上和在虚设栅极线的第二部分之上和之间形成电介质层；图1E示出图1D的电介质层被平面化以在虚设栅极线的第二部分之上和之间形成图案化电介质层并重新暴露图案化硬掩模层；图1F示出图1E的图案化硬掩模层被从栅极线格栅的虚设栅极线的第一部分去除，重新暴露虚设栅极线的第一部分；图1G示出在图案化电介质层之上形成并且在虚设栅极线的第一部分之上和之间形成层间电介质层；图1H示出层间电介质层和图案化电介质层被平面化，以分别形成在虚设栅极线的第一部分之间而不是之上形成第一永久层间电介质部分，以及在虚设栅极线的第二部分之间而不是之上形成牺牲电介质部分；图1I示出图1H的虚设栅极线的第一或第二部分或这两者的一个或多个虚设栅极线被图案化，以提供在多个虚设栅极当中和在第一永久层间电介质部分和牺牲电介质部分的其余区当中的沟槽区，沟槽区填充有第二永久层间电介质部分；图1J示出用永久栅极结构代替图1I的多个虚设栅极；以及图1K示出牺牲电介质部分的其余区被去除以提供接触开口。图2示出根据本专利技术的实施例的具有栅极对准接触部的半导体结构的横截面视图。图3示出根据本专利技术的实施例的具有栅极对准接触部的半导体结构的平面图。图4示出根据本专利技术的另一实施例的具有栅极对准接触部的另一半导体结构的平面图。图5示出根据本专利技术的一个实现方式的计算设备。【具体实施方式】描述了栅极对准接触部和形成栅极对准接触部的方法。在下面的描述中，阐述了很多特定的细节，例如特定的集成和材料状况，以便提供对本专利技术的实施例的透彻理解。对本领域中的技术人员将明显的是，本专利技术的实施例可在没有这些特定细节的情况下被实施。在其它实例中，公知的特征(例如集成电路设计布局)没有被详细描述，以便不没有必要地使本专利技术的实施例难以理解。此外，应理解，在附图中示出的各种实施例是例证性表示且不一定按比例绘制。本专利技术的一个或多个实施例涉及栅极对准接触过程。这样的过程可被实现来形成用于半导体结构制造(例如用于集成电路制造)的接触图案。在实施例中，接触图案被形成为与现有的栅极图案对准。相反，常规方法一般涉及光刻接触图案结合选择性接触蚀刻而与现有栅极图案紧密配准的额外的光刻工艺。例如，常规过程可包括通过分别图案化接触部和接触插塞来图案化多晶(poly)(栅极)栅格。根据本文描述的一个或多个实施例，接触部形成的方法包括接触图案的形成，接触图案与现有栅极图案完全对准，同时由于非常严格的配准预算而消除了光刻步骤的使用。在一个这样的实施例中，该方法实现固有地高度选择性的湿蚀刻(例如，与照惯例实现的干或等离子体蚀刻对比)的使用以产生接触开口。在实施例中，通过结合接触插塞光刻操作而利用现有的栅极图案来形成接触图案。在一个这样的实施例中，该方法能够消除对否则如在常规方法中使用的产生接触图案的关键的光刻操作的需要。在实施例中，沟槽接触栅格不被单独地图案化，而是在多晶(栅极)线之间形成。例如，在一个这样的实施例中，沟槽接触栅格在栅极格栅图案化之后但在栅极格栅切割之前形成。图1A-1K示出表示在根据本专利技术的实施例的制造具有栅极对准接触部的半导体结构的方法中的各种操作的横截面视图。图2示出根据本专利技术的实施例的具有栅极对准接触部的半导体结构的横截面视图。首先参考图2，半导体结本文档来自技高网...

【技术保护点】
一种半导体结构，包括：多个栅极结构，其在布置在衬底之上的三维有源区的顶表面之上并沿着所述三维有源区的侧壁布置，每个所述栅极结构均包括栅极电介质层、栅极电极和侧壁间隔体；多个接触部，每个接触部均直接布置在所述多个栅极结构中的两个相邻栅极结构的所述侧壁间隔体之间；以及多个接触插塞，每个接触插塞均直接布置在所述多个栅极结构中的两个相邻栅极结构的所述侧壁间隔体之间。

【技术特征摘要】
【国外来华专利技术】1.一种半导体结构,包括: 多个栅极结构，其在布置在衬底之上的三维有源区的顶表面之上并沿着所述三维有源区的侧壁布置，每个所述栅极结构均包括栅极电介质层、栅极电极和侧壁间隔体； 多个接触部，每个接触部均直接布置在所述多个栅极结构中的两个相邻栅极结构的所述侧壁间隔体之间；以及 多个接触插塞，每个接触插塞均直接布置在所述多个栅极结构中的两个相邻栅极结构的所述侧壁间隔体之间。2.如权利要求1所述的半导体结构，其中所述多个接触部包括导电材料，而所述多个接触插塞包括碳化硅。3.如权利要求2所述的半导体结构，其中每个所述栅极结构均包括高K栅极电介质、金属栅极和碳化硅盖。4.如权利要求1所述的半导体结构，其中所述接触部之一与所述三维有源区的两个或更多个扩散区接触。5.—种制造半导体结构的方法，所述方法包括: 在形成于衬底之上的有源区之上形成多个栅极结构，每个所述栅极结构均包括栅极电介质层、栅极电极和侧壁间隔体； 形成多个接触插塞，每 个接触插塞均直接形成在所述多个栅极结构中的两个相邻栅极结构的所述侧壁间隔体之间；以及 形成多个接触部，每个接触部均直接形成在所述多个栅极结构中的两个相邻栅极结构的所述侧壁间隔体之间，其中所述多个接触部和所述多个栅极结构在形成所述多个接触插塞之后形成。6.如权利要求5所述的方法，其中在所述有源区之上形成所述多个栅极结构包括在形成于所述衬底之上的三维有源区的顶表面之上并沿着所述三维有源区的侧壁形成所述多个栅极结构。7.如权利要求5所述的方法，其中通过在形成所述多个接触部之前代替多个虚设栅极来形成所述多个栅极结构。8.如权利要求7所述的方法，还包括: 在比大约600摄氏度更高的温度下执行对所述多个栅极结构中的每个栅极结构的至少一部分的退火。9.如权利要求8所述的方法，其中形成所述多个接触插塞包括形成碳化硅接触插塞。10.如权利要求5所述的方法，其中形成所述多个接触部包括形成与所述有源区的两个或更多个扩散区接触的接触结构。11.一种制造半导体结构的方法，所述方法包括: 在衬底之上形成栅极线格栅，所述栅极线格栅包括多个虚设栅极线； 在所述栅极线格栅的所述虚设栅极线之上和之间形成掩蔽叠层； 从所述掩蔽叠层在所述栅极线格栅的所述虚设栅极线的仅仅第一部分之上和之间形成图案化硬掩模层，暴露所述虚设栅极线的第二部分； 在所述图案化硬掩模层之上以及在所述虚设栅极线的所述第二部分之上和之间形成电介质层；平面化所述电介质层，以在所述虚设栅极线的所述第二部分之上和之间形成图案化电介质层，并重新暴露所述图案化硬掩模层； 从所述栅极线格栅的所述虚设栅极线的所述第一部分去除所述图案化硬掩模层，重新暴露所述虚设栅极线的所述第一部分； 在所述图案化电介质层之上以及在所述虚设栅极线的所述第一部分之上和之间形成层间电介质层； 平面化所述层间电介质层和所述图案化硬掩模层，以分别在所述虚设栅极线的所述第一部分之间而不是之上形成第一永久层间电介质部分，和在所述虚设栅极线的所述第二部分之间而不是之上形成牺牲电介质部分； 图案化所述虚设栅极线的所述第一部分或所述第二部分或这两者的所述虚设栅...

【专利技术属性】
技术研发人员：O·戈隆茨卡，S·希瓦库马，C·H·华莱士，T·加尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US