用于视频分析的存储器前瞻引擎制造技术

通过有选择地仅对帧的部分进行编码并且改为使用先前编码的部分，视频分析可用来帮助视频编码。当后续帧具有小于阈值的运动等级时，可使用先前编码的部分。在这种情况下，在一些实施例中，后续帧的全部或部分可以不被编码，从而增加带宽和速度。

【技术实现步骤摘要】
【国外来华专利技术】用于视频分析的存储器前瞻引擎
技术介绍
这一般涉及计算机，以及具体涉及视频处理。存在必须处理和/或存储视频的多种应用。一个示例是视频监控，其中为了安全性或其它目的，可接收、分析和处理一个或多个视频馈送。另一种常规应用是用于电视会议。通常，通用处理器、例如中央处理器用于视频处理。在一些情况下，称作图形处理器的专用处理器可辅助中央处理器。视频分析涉及得到与视频信息的内容有关的信息。例如，视频处理可包括内容分析，其中分析内容视频，以便检测某些事件或事故，或者查找感兴趣信息。【附图说明】针对下列附图来描述一些实施例: 图1是按照本专利技术的一个实施例的系统架构； 图2是按照一个实施例、图1所示的视频分析引擎的电路图示； 图3是按照本专利技术的一个实施例的视频捕获的流程图； 图4是按照一个实施例的二维矩阵存储器的流程图； 图5是按照一个实施例的分析辅助编码的流程图； 图6是另一个实施例的流程图； 图7是按照一个实施例、图2所示存储控制器的图示； 图8是按照一个实施例的存储控制器的流程图； 图9是示出编码器暂存器(scratchpad)的一个实施例的示意图； 图10是一个实施例的视频捕获接口的不意图；以及 图11是一个实施例的流程图。【具体实施方式】按照一些实施例，视频分析引擎的存储控制器可通过自动访问主存储器中的整个矩阵或者主存储器中的任何存储位置，来促进存储器操作。在一些实施例中，主存储器可存储二维(2D)表示，其使存储控制器随机访问存储器矩阵中的任何位置(包括一个像素)。在一些实施例中，内部存储器可表示为2D存储器矩阵，以及外部存储器可以是常规线性存储器。线性存储器中存储的数据则可转换成二维格式，以供视频分析引擎中使用。参照图1，计算机系统10可以是多种计算机系统的任一种，包括使用视频分析(例如视频监控和电视会议应用)的那些计算机系统以及不使用视频分析的实施例。系统10可以是台式计算机、服务器、膝上型计算机、移动因特网装置或蜂窝电话，这里只举几个例子。系统10可具有耦合到系统总线14的一个或多个主中央处理器12。系统存储器22可耦合到系统总线14。虽然提供主机系统架构的示例，但是本专利技术决不局限于任何特定系统架构。系统总线14可耦合到总线接口 16，其又耦合到常规总线18。在一个实施例中，可使用外设部件互连高速(Perihperal Component Interconnect Express, PCIe)总线，但是本专利技术决不局限于任何特定总线。视频分析引擎20可经由总线18耦合到主机。在一个实施例中，视频分析引擎可以是单个集成电路，其提供编码和视频分析。在一个实施例中，集成电路可使用嵌入式动态随机访问存储器(EDRAM)技术。但是，在一些实施例中，可免除编码或视频分析。另外，在一些实施例中，引擎20可包括存储控制器，其控制板载集成二维矩阵存储器以及提供与外部存储器的通信。因此，在图1所示的实施例中，视频分析引擎20与本地动态随机访问存储器(DRAM) 19进行通信。具体来说，视频分析引擎20可包括用于访问存储器19的存储控制器。备选的是，引擎20可使用系统存储器22，并且可包括到系统存储器的直接连接。也耦合到视频分析引擎20的可以是一个或多个摄像机24。在一些实施例中，可接收按照标准清晰度格式的总共四个同时视频输入。在一些实施例中，可对三个输入提供一个高清晰度输入，以及可对第四输入提供一个标准清晰度。在其它实施例中，可提供更多或更少的高清晰度输入，以及可提供更多或更少的标准清晰度输入。作为一个示例，三个输入的每个可接收高清晰度输入数据的10位，例如R、G和B输入或者Y、U和V输入，各在分离的10位输入线上。在页面顶部具有四个摄像机通道输入的一实施例中示出图2所示的视频分析引擎20的一个实施例。四个输入可由视频捕获接口 26来接收。视频捕获接口 26可接收采取摄像机输入或其它视频信息的形式的多个同时视频输入，包括电视机、数字录像机或媒体播放器输入、这里只举几个例子。视频捕获接口自动捕获和复制各输入帧。将输入帧的一个副本提供给VAFF单元66，以及另一副本可提供给VEFF单元68。VEFF单元68负责将视频存储在外部存储器、例如图1所示的存储器22上。在一个实施例中，外部存储器可耦合到芯片上系统存储控制器/仲裁器50。在一些实施例中，外部存储器上的存储可用于视频编码目的。具体来说，如果一个副本存储在外部存储器上，则它能够由视频编码器32来访问，以用于按照预期格式对信息进行编码。在一些实施例中，多种格式是可用的，以及系统可选择最合乎需要的特定编码格式。如上所述，在一些情况下，视频分析可用来改进视频编码器32所实现的编码过程的效率。一旦帧被编码，它们可经由PCI高速总线36提供给主机系统。同时，输入视频帧的其它副本存储在二维矩阵或主存储器28上。VAFF可同时处理和传送全部四个输入视频通道。VAFF可包括四个复制的单元，以处理和传送视频。存储器28的视频的传送可使用复用。由于视频回扫时间中固有的延迟，在一些实施例中，多个通道的传递能够实时进行。主存储器上的存储可有选择地非线性或线性地被实现。在常规线性寻址中，指定相交寻址线上的一个或多个位置，以访问存储器位置。在一些情况下，可指定寻址线、例如字或位线，以及可指示沿那个字或位线的延展度(extent)，使得寻址存储器线的一部分可按照自动方式被接连存储。相比之下，在二维或非线性寻址中，可在一个操作访问行和列线。操作可指定存储器矩阵中的初始点，例如，在两个寻址线、例如行或列线的相交处。然后，提供存储器大小或另一定界符，以指示两个维度中的矩阵的延展度(例如沿行和列线)。一旦指定初始点，整个矩阵可通过可寻址位置的自动化递增来自动存储。换言之，不需要回到主机或其它装置以确定初始点之后、用于存储存储器矩阵的后续部分的地址。二维存储器卸载生成地址的任务或者将其基本上完全消除。因此，在一些实施例中，所需带宽和访问时间均可减少。基本上，相同操作可反向进行，以读二维存储器矩阵。备选的是，二维存储器矩阵也可使用常规线性寻址来访问。虽然给出其中指定存储器矩阵的大小的示例，但是也可提供其它定界符，包括两个维度的每个的延展度(即，沿字和位线)。二维存储器对静止和运动图像、图表以及具有两个维度的数据的其它应用是有利的。信息能够按照两个维度或者按照一个维度来存储在存储器28中。在一个实施例中，一个与两个维度之间的转换能够通过硬件自动地即时进行。在一些实施例中，多个流的视频编码可在视频编码器中进行，同时多个流也在视频分析功能单元42中经过分析。这可通过下列步骤来实现:在视频捕获接口 26制作每个流的副本，并且向视频编码器32发送每个流的一组副本，而另一个副本转到视频分析功能单元42。在一个实施例中，多个流的每个的时间复用可在视频编码器32的每个和视频分析功能单元42中进行。例如，基于用户输入，来自第一流的一个或多个帧可被编码，之后接着来自第二流的一个或多个帧，之后接着来自下一个流的一个或多个流，依此类推。类似地，时间复用可按照相同方式用于视频分析功能单元42中，其中基于用户输入，来自一个流的一个或多个帧经过视频分析，然后是来自下一个流的一个或多个帧，依此类推。因此，一系列本文档来自技高网...

【技术保护点】
一种方法，包括：从外部存储器将数据预取到缓冲器；从所述缓冲器非间断地读数据；以及在连续传递中将所述数据传递给视频编码器。

【技术特征摘要】
【国外来华专利技术】1.一种方法，包括: 从外部存储器将数据预取到缓冲器； 从所述缓冲器非间断地读数据；以及 在连续传递中将所述数据传递给视频编码器。2.如权利要求1所述的方法，其中，读包括使用直接存储器访问。3.如权利要求1所述的方法，包括提供两个芯片上编码器。4.如权利要求3所述的方法，包括提供各编码器的先进先出缓冲器。5.如权利要求4所述的方法，包括将数据从所述外部存储器传递给所述缓冲器之一。6.如权利要求1所述的方法，包括通过生成分离的Y、U和V地址来进行读。7.如权利要求6所述的方法，包括使用配置和状态寄存器表来生成所述地址。8.一种存储指令的非暂态计算机可读媒体，所述指令使处理器能够执行包括下列步骤的方法: 从外部存储器将数据预取到缓冲器； 从所述缓冲器非间断地读数据；以及 在连续传递中将所述 数据传递给视频编码器。9.如权利要求8所述的媒体，其中，读包括使用直接存储器访问。10.如权利要求8所述的媒体，包括提供两个芯片上编码器。11...

【专利技术属性】
技术研发人员：JM罗德里格斯，N多达普内尼，A米什拉，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US