模数转换器的低功率量化器制造技术

本发明专利技术涉及模数转换器的低功率量化器。量化器包括电压参考网络和耦合于所述电压参考网络的比较器的集合。所述电压参考网络生成了多个参考电压。每一个所述比较器接收输入信号并产生数字样本序列。所述比较器的集合包括比较器的第一、第二、第三子集。所述第一子集中的每一个比较器包括开关电容器级，所述第二子集中的每一个比较器包括前置放大器级，以及所述第三子集中的每一个比较器包括开关电容器级。比较器的所述第一和第三子集将所述输入信号和对应于所述输入信号的所述高和低电压范围的所述参考电压进行比较，并且比较器的所述第二子集将所述输入信号和对应于所述输入信号的所述中间电压范围的所述参考电压进行比较。

【技术实现步骤摘要】
模数转换器的低功率量化器
本专利技术通常涉及模数转换器。更具体地说，本专利技术涉及在模数转换器中实施的低功耗量化器。
技术介绍
Δ-Σ (Delta-sigma)调制技术通常用于模数转换器(ADC)和数模转换器(DAC)。Δ-Σ转换器可以以高分辨率结果在宽频率范围上转换信号。由于模拟信号比较中使用的位数量的减小，它们可以提供线性特性和相对简单的实施。此外，Λ-Σ可以通过对“量化噪声”频率分布的高电平控制来实施，这是数字输入信号确定的转换器的理想输出值和由量化器提供的转换器的实际输出之间的差值。体系结构的相对简单性以及控制量化噪声的能力使得Λ-Σ转换器实施是理想的选择。【附图说明】结合附图，参照详细说明书和权利要求将会对本专利技术有更加完全的理解，在附图中，相同的参考符号表示类似的元件，并且附图不一定按比例绘制，并且:图1根据一个示例实施例,显示了连续时间(CT) Σ-Δ (sigma delta)模数转换器(ADC)的简化方框图；图2显示了可以在CTS-AADC中实施的现有技术量化器的简化示图；图3显示了可以在CTS-AADC中实施的另一个现有技术量化器的简化示图；图4根据一个示例实施例，显示了量化器的简化示图；图5显示了图表示例功耗以及在图4的量化器内实施的比较器之间的噪声权衡；图6根据一个示例实施例，显示了可以与量化器结合使用的图表示例参考电压；图7根据一个示例实施例，显示了包括了 CTS-AADC的器件的简化示图；以及图8根据一个示例实施例，显示了一种用于执行模数转换的方法的流程图。【具体实施方式】连续时间(CT) Σ-Δ模数转换器(ADC)通常包括接收输入信号的回路滤波器和将回路滤波器的输出转换成数字表示的量化器。现今的CTS-AADC通常使用多位设计，其中，量化器的输出是多电平信号。多位实施方式提供了改进的噪声整形能力和转换器的线性并且通常降低了回路滤波器中的模拟分量的线性和转换速率要求。因此，多位拓扑结构是非常理想的。多位量化器的缺点就是它消耗了 CTS-AADC所消耗的总功率的相当大部分。事实上，在多位量化器的解决方案中，量化器的功耗对于每一个附加位都增加了一倍，这是因为每一个附加位要求这样量化器中的比较器的数量加倍。持续地需求带有降低功耗的电子器件。此外，对于在数字域中执行处理的电子器件的需求也日益增加。因此，对采用了多位量化器设计的高分辨率、低功耗以及廉价的ADC，例如CT Σ - Λ ADC的需求日益增加。本专利技术所描述的实施例包括低功率量化器、量化器在其内实施的CTS-AADC以及一种用于通过使用量化器执行模数转换的方法。所述量化器和/或包括了所述量化器的CT Σ - Λ ADC可以在各种装置，例如无线装置(包括发射器和接收器)、计算机通信系统、雷达、闪存ADC设计，或者任何其它高度集成的电路中被实施。图1根据一个示例实施例，显示了连续时间(CT) Σ-Δ模数转换器(ADC) 20的简化方框图。通常，CTX-AADC20包括对在输入节点26接收的模拟输入信号24，Vin与在导体28上的负反馈信号求和的求和元件22，并通过导体30将求和结果提供给线性回路滤波器32的输入。回路滤波器32的输出34被有选择性地稱合于多位量化器38的输入36。量化器38从回路滤波器32接收了过滤的输入信号40，VQ_IN，其中输入信号40代表模拟输入信号24。随后,量化器38将模拟输入信号40转换成数字样本序列42, Vmjih)(即量化的、离散的多位输出)并在输出节点44提供数字样本42。数字样本42以由时钟45提供的时钟信号的频率确定的采样率被产生。数字样本序列42代表输入信号24在不同采样时间的振幅。数字样本42的输出位数量可以是任何数量，这至少部分地取决于所期望的分辨率。在示例配置中，时钟信号的频率可以在大约200至大约400兆赫(例如，320兆赫)的范围内，虽然更高或更低的时钟频率也可以被使用。时钟信号的频率导致在量化器38的输出处产生过采样数字样本序列，其中量化噪声覆盖的波段比采样率比较慢的时候的波段宽。示例时钟频率不意味着将本专利技术主题的应用限制于在上述时钟频率下操作的量化器，这是因为实施例也可以被结合到更快或更慢的量化器中。量化器38的输出可以被应用于动态兀件匹配(DEM)电路50的输入(例如,通过导体51传送)。有几种已知的可以被用于DEM电路50的DEM电路拓扑，并且这些DEM电路拓扑起到消除反馈数模转换器(DAC) 52的反馈元件之间的不匹配的作用。DEM电路50的输出导体54耦合于DAC52的输入，其输出在导体28上产生上述提到的负反馈信号。图2显示了可以在CTS-AADC，例如图1所示的示例CT2-AADC20中实施的现有技术量化器的简化示图。现有技术量化器60在本专利技术中被提供以说明可能在现有技术量化器设计中出现的问题，其中本专利技术的实施例可以带有所述现有技术量化器设计。在这个例子中，现有技术量化器60是差分电路，其被配置以在输入接收正模拟输入信号62, VIN_P和负输入信号64, VIN_N,用于在输出转换成数字值66,量化器60包括至少一个电压参考网络68、70和匹配的比较器的集合72。在这个例子中，电压参考网络68、70是电阻式梯形网络(S卩，一系列匹配电阻)。由此，电压参考网络将在下文中被称为电阻式梯形网络。然而，本领域所属技术人员将认识到其它电压参考网络设计，例如，电容参考网络设计可以被实施。通常，在操作期间，正负参考电压74、76在电压参考网络68、70的一系列匹配电阻两端产生电压降，而输入信号62、64有所变化。根据该变化，不同数量的比较器72在给定时间周期被开启/关闭。每一个比较器72包括两个主要元件，被配置以放大在比较器72接收的输入信号62,64的前置放大器级78、和锁存器级80。为了说明的目的，现有技术量化器60被示为有6个比较器72、以及它们相关的前置放大器级78和锁存器级80。应了解，量化器60可以包括多于或少于6个比较器72，正如在前置放大器之间插入的垂直虚线78所表示的。在该现有技术实施例中，前置放大器级78有差分输入，以便前置放大器级78的正、负输出82、84与正和负参考电压86、88和输入信号62、64之间的差值成正比。每一个比较器72的锁存器级80提供了锁存功能，从而使在预定电平以上的所有前置放大器输出82、84在锁存器级80的输出90、92产生数字“I”。来自锁存器级80的输出90、92的输出信号在数字编码器94被编码以产生数字值66，即，数字样本序列。锁存器级80被时钟同步，即，它只当被外部时钟，例如，时钟45 (图1)控制时，执行其锁存功能。这确保了量化器60的输出，即，数字值66，是以时钟频率采样的数据流。每一个比较器72的前置放大器78有高增益。高增益和锁存器的组合确保了到前置放大器78的输入信号62、64仅需要极少量超过参考电压86、88，以使比较器72的输出为数字“I”。此外，前置放大器级78通常有非常高的带宽，具有小的开环增益。因此，在比较器的集合72中使用多个前置放大器78可能满足信噪比(SNR)以及信噪失真比(SNDR)性能要求。然而不幸的是，前置放大器级78消耗了静态功率(S卩，连续从电源消耗的恒定功率)，该功本文档来自技高网...

【技术保护点】
一种量化器，包括：被配置以生成多个参考电压的电压参考网络；以及耦合于所述电压参考网络的比较器的集合，所述比较器中的每一个被配置以接收输入信号并产生数字样本序列，其中所述比较器的集合包括：比较器的第一子集，所述第一子集中的每一个比较器包括第一开关电容器级；比较器的第二子集，所述第二子集中的每一个比较器包括前置放大器级；以及比较器的第三子集，所述第三子集中的每一个比较器包括第二开关电容器级。

【技术特征摘要】
2013.02.21 US 13/773,4341.一种量化器，包括: 被配置以生成多个参考电压的电压参考网络；以及 耦合于所述电压参考网络的比较器的集合，所述比较器中的每一个被配置以接收输入信号并产生数字样本序列，其中所述比较器的集合包括: 比较器的第一子集，所述第一子集中的每一个比较器包括第一开关电容器级； 比较器的第二子集，所述第二子集中的每一个比较器包括前置放大器级；以及 比较器的第三子集，所述第三子集中的每一个比较器包括第二开关电容器级。2.根据权利要求1所述的量化器，其中 比较器的所述第一子集被配置以将所述输入信号与参考电压的第一集合进行比较，参考电压的所述第一集合对应于所述输入信号的高电压范围； 比较器的所述第二子集被配置以将所述输入信号与参考电压的第二集合进行比较，参考电压的所述第二集合对应于所述输入信号的中间电压范围；以及 比较器的所述第三子集被配置以将所述输入信号与参考电压的第三集合进行比较，参考电压的所述第三集合对应于所述输入信号的低电压范围。3.根据权利要求2所述的量化器，其中所述高电压范围大于所述中间电压范围，并且所述低电压范围小于所述中间电压范围。4.根据权利要求2所述的量化器，其中所述中间电压范围以大约零伏为中心。5.根据权利要求1所述的量化器，其中: 所述电压参考网络包括一系列电阻器；并且 所述量化器还包括耦合于所述电压参考网络以用于给所述电压参考网络提供参考电压的电压源，所述参考电压在所述一系列电阻器中的所述电阻的两端生成电压降以生成所述多个参考电压。6.根据权利要求5所述的量化器，其中所述多个参考电压以大约零伏为中心。7.根据权利要求1所述的量化器，其中: 所述第一子集中的所述每一个比较器还包括耦合于所述第一开关电容器级的第一输出的第一锁存器级，每一个所述第一锁存器级被配置以在来自所述第一开关电容器级的所述第一输出的第一输出信号上执行锁存操作； 所述第二子集中的所述每一个比较器还包括耦合于所述前置放大器级的第二输出的第二锁存器级，每一个所述第二锁存器级被配置以在来自所述前置放大器级的所述第二输出的第二输出信号上执行所述锁存操作；以及 所述第三子集中的所述每一个比较器还包括耦合于所述第二开关电容器级的第三输出的第三锁存器级，每一个所述第三锁存器级被配置以在来自所述第二开关电容器级的所述第三输出的第三输出信号上执行所述锁存操作。8.根据权利要求1所述的量化器，其中比较器的所述集合中的每一个比较器被配置为微分电路。9.根据权利要求1所述的量化器，其中所述量化器包括二阶四位量化器。10.根据权利要求9所述的量化器，其中用于所述二阶四位量化器的比较器的所述集合包括16个比较器，比较器的所述第一子集包括所述16个比较器中的6个，比较器的所述第二子集包括所述16个比较器中的4个，并且比较器的所述第三子集包括所述16个比较器中的6个。11.一种模数转换器ADC，包括: 模拟回路滤波器，具有用于接收所述ADC的输入信号的输入并且从所述输入信号产生过滤的输入信号；以及 量化器，具有耦合于所述回路滤波器的输出的输入，其中所述量化器量化来自所述回路滤波器的所述过滤的输入信号以产生数字样本序列，所述量化器包括: 被配置以生成多个参考电压的电压参考网络；以及 耦合于所述电压参考网络的比较器的集合，所述比较器中的每一个被配置以接收所述过滤的输入信号，其中比较器的所述集合包括比较器的第一、第二、第三子集，所述第一子集中的每一个比较器包括第一开关电容器级和耦合于所述第一开关电容器级的第一输出的第一锁存器级，所述第二子集中的每一个比较器包括前置放大器级和耦合于所述前置放大器级的第二输出的第二锁存器级，并且所述第三子集中的每一个比较器包括第二开关电容器级和耦合于所述第二开关电容器级的第三输出的第三锁存器级。12.根据权利要求11所述的ADC，其中所述ADC包括连续时间Σ-AADC。13.根据权利要求11所述的ADC，其中: 比较器的所述第一子集被配置以将所述过滤的输入信号和参考电...

【专利技术属性】
技术研发人员：M·N·卡比尔，B·布瑞斯韦尔，R·施瓦勒，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US