低密度校验码的多门限比特翻转译码方法技术

本发明专利技术为低密度校验码的多门限的比特翻转译码方法，步骤为：Ⅰ,若kα≤|rn|<(k+1)α，比特zn对应门限为若对应门限为Tn＝γ；其α为预设，γ为校验矩阵H的列重；Ⅱ,计算校正子当校正子均为0，停止译码并显示译码成功，当前硬判决序列z作为译码输出；否则进下步；Ⅲ,对每个码元比特zn，计算其参与的不满足校验方程数当fn≤Tn，zn不变；反之翻转zn，得新的硬判决序列z，第奇数次翻转Tn＝Tn-1；第偶数次翻转，Tn＝Tn+1；Ⅳ,重复第Ⅱ、Ⅲ步直至译码成功，或达到最大迭代次数并显示译码失败，当前硬判决序列z作为译码输出，完成译码。本法译码性能良好，复杂度低，收敛速度快，译码快速，适于实时性要求较高的通信系统。

【技术实现步骤摘要】

本专利技术涉及通信行业的信道编码
，具体为一种低密度校验码(LowDensity Parity Check, LDPC)的多门限比特翻转(Bit Flipping, BF)译码方法。
技术介绍
通信系统的目的是将信息高效、可靠地从信源传送到信宿。而信号在信道中传输时会受到各种随机噪声的干扰，使得传送的信息码元产生误码，通信的可靠性降低。因此数字通信系统设计的一个关键问题，就是在信道的随机噪声干扰的情况下，如何在不降低信息传输效率的同时减小信息传输的差错，即有效而又可靠地传输信息。信道编码技术是一种提高通信系统可靠性的十分有效的方法，其本质就是在原始的信息码元中增加一定的冗余，以抵抗信道中的噪声对信息的影响，提高通信系统的抗干扰能力。低密度校验码(Low Density Parity Check, LDPC)是一类能接近Shannon容量限并且具有实用译码方法的信道编码方案。LDPC码最早由Gallager (加拉格)在1962年提出。因LDPC编码技术能够利用低复杂度迭代译码方法达到接近Shannon容量限的纠错性能，对LDPC码的构造、编码、译码以及性能分析和实际应用等多方面的研究成为信道编码
的研究重点。Gallager在提出LDPC码的同时，给出了两种迭代译码方法:硬判决比特翻转(BitFlipping, BF)算法和软判决算法。两类译码算法相比，虽然软判决算法性能较好，但实现的复杂度太高；而硬判决BF算法操作极其简单，易于硬件实现，但是性能较差。因此，在LDPC码的硬判决译码算法方面，为了改善硬判决BF译码的性能，Y.Kou等2001年在《IEEETransactions on Information Theory))发表的文章“基于有限几何LDPC码的新发现和新结果，，(Low-density parity-check codes based on finite geometries:a rediscoveryandnew results)中提出了一种基于软信息的加权比特翻转(WeightedBit Flipping, WBF)算法，在每轮迭代中，对每个变量节点计算其可靠性，将可靠性最小的变量节点进行翻转，WBF算法在性能上优于BF译码算法，但引入了可靠性的计算，导致译码复杂度增加。由于WBF算法在计算变量节点的可靠性时仅考虑了校验节点的信息，2004年J.Zhang等在《IEEE Communications Letters))发表的“LDPC码的改进加权比特翻转译码”(A modifiedweighted bit-flipping decoding of low-density parity-check codes)提出了改进的力口权比特反转(Modified Weighted Bit Flipping, MWBF)算法,在计算变量节点可靠性时加入了变量节点的信息，提高了译码性能。2010年T.Wadayama等在《IEEE Transactions onCommunications))上发表的“LDPC码的梯度下降比特翻转译码算法”(Gradient DescentBit Flipping Algorithms for Decoding LDPC Codes)文章中提出了梯度下降比特翻转算法(Gradient Descent Bit Flipping,⑶BF),该算法具有很好的纠错性能,被认为是性能最好的比特翻转算法之一。这些改进的BF算法虽然获得了更好的译码性能，使通信可靠性得到了一定的提高，但在迭代过程中均涉及大量的实数加法或乘法运算，与逻辑运算相比，实数运算非常复杂且非常耗时，硬件的实现复杂度相对较高。而对于实时性要求较高的通信系统，需要在保证一定纠错性能的基础上，尽可能降低实现复杂度加快译码速度。由此，2012年，刘原华等在《北京邮电大学学报》上发表的“结构化LDPC码的改进比特翻转译码算法”文章中提出了一种具有两个译码门限的比特翻转译码算法，该算法收译码复杂度与标准的BF算法近似，且具有优于WBF算法的译码性能，但译码性能有待于进一步的提高。
技术实现思路
本专利技术的目的是:提高LDPC码的译码速度，在低复杂度的基础上获得良好的译码性能，使LDPC码在保证一定纠错性能的基础上适于高速通信系统，设计一种，该方法仅在译码初始化时需要实数运算，而在迭代过程中只进行逻辑运算，因此译码复杂度非常低，近似于标准的BF算法，可以实现快速译码。本专利技术提出的，所述低密度校验码为码长为N、信息位长为K的二进制(Y，P )规则低密度校验码，其校验矩阵H为MXN的稀疏矩阵H = [hmn]，(O≤m≤M-1, O≤η≤Ν_1) ；Η的每列有Y个“ I ”，每行有P个“ I ”。设二进制码字c = [c0, C1,…，cN_J经过二进制相移键控(BPSK)调制后得到序列x=[XtllX1, 'Xn-J,其中任一项Xn = l-2cn,0 ≤ η ≤ N-1,序列X进入均值为零,方差为σ2=Ν0/2的加性高斯白噪声信道(AWGN)后得到信道输出序列r = [r0, r1；…，rN_J，其中rn=xn+vn, (O≤η≤Ν-1)，νη为加性高斯白噪声，N0为噪声功率谱密度。根据接收序列r进行判决得到二进制硬判决序列Z = [Zci, Z1,…，zN_J:本文档来自技高网...

【技术保护点】
低密度校验码的多门限的比特翻转译码方法，所述低密度校验码为码长为N、信息位长为K的二进制(γ,ρ)规则低密度校验码，其校验矩阵H为M×N的稀疏矩阵H＝[hmn]，0≤m≤M‑1,0≤n≤N‑1；H的每列有γ个“1”，每行有ρ个“1”；设二进制码字c＝[c0,c1,…,cN‑1]经过二进制相移键控调制后得到序列x＝[x0,x1,…,xN‑1]，其中任一项xn＝1‑2cn，0≤n≤N‑1，序列x进入均值为零，方差为σ2＝N0/2的加性高斯白噪声信道后得到信道输出序列r＝[r0,r1,…,rN‑1]，其中rn＝xn+vn，vn为加性高斯白噪声，N0为噪声功率谱密度；根据接收序列r进行判决得到二进制硬判决序列z＝[z0,z1,…,zN‑1]，其中的任一项zn为，zn=0,rn>01,rn≤0;]]>其特征在于包括以下步骤：Ⅰ、设置每一比特的对应门限：若kα≤|rn|<(k+1)α，则比特zn的对应门限设置为若则对应门限设置为Tn＝γ；其中γ为校验矩阵H的列重，参数α为一个预先设定的实数，α的取值通过仿真实验确定；Ⅱ、根据硬判决序列z计算校正子s＝[s0,s1,…,sM‑1]：sm=Σn=0N-1znHmnmod2,m=0,1,...,M-1]]>如果所有的校正子均为0，显示译码成功，将当前的硬判决序列z作为译码输出，译码完成；否则进入步骤Ⅲ；Ⅲ、对每一个码元比特zn，n＝0,1,...,N‑1，计算其参与的不满足的校验方程的个数fn：fn=Σm=0M-1smHmn,n=0,1,...,N-1,]]>如果fn≤Tn，则保持zn不变，进入步骤Ⅳ；如果fn>Tn，则翻转zn，得到新的硬判决序列z；若此次被翻转的zn的翻转次数是奇数，则令Tn＝Tn‑1；若此次被翻转的zn的翻转次数是偶数，则令Tn＝Tn+1，进入步骤Ⅳ；Ⅳ、重复第Ⅱ步和第Ⅲ步直至译码成功，当达到最大迭代次数，显示译码失败，将当前的硬判决序列z作为译码输出，低密度校验码的译码完成。...

【技术特征摘要】
1.低密度校验码的多门限的比特翻转译码方法，所述低密度校验码为码长为N、信息位长为K的二进制(Y，P )规则低密度校验码，其校验矩阵H为MXN的稀疏矩阵H = [hmn]，O≤m≤M-1，0≤η≤N-1 ;Η的每列有Y个“1”，每行有P个“I”；设二进制码字c =[C。, C1,…，CN_J经过二进制相移键控调制后得到序列X = [Xci, X1,…，Xn-J，其中任一项Xn=l-2cn,0≤η≤N-1，序列X进入均值为零，方差为σ 2 = Ν0/2的加性高斯白噪声信道后得到信道输出序列r = [r0, r1；…，Iv1],其中rn = xn+vn, vn为加性高斯白噪声，N0为噪声功率谱密度；根据接收...

【专利技术属性】
技术研发人员：刘原华，牛新亮，张美玲，
申请(专利权)人：西安邮电大学，
类型：发明
国别省市：陕西;61