半导体装置制造方法及图纸

本实用新型专利技术的课题在于提供一种提高半导体装置的可靠性的半导体装置。在布线基板（3）所具有的芯片搭载面上形成的多个端子（11），在俯视观察下分别为在相邻的宽幅部（11w1、11w2）之间配置有窄幅部（11n）的形状。另外，在搭载于布线基板（3）上的半导体芯片（2）上形成的、多个突起电极（4）各自的顶端面的中心在俯视观察下分别配置在与窄幅部（11n）重叠的位置，将多个端子（11）和多个突起电极（4）经由焊锡材料（5）而电连接。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
半导体装置
本技术涉及半导体装置及其制造技术，例如涉及适用于将半导体芯片的突起电极经由焊锡材料而与基板的端子连接的半导体装置而有效的技术。
技术介绍
在日本特开2000-77471号公报(专利文献I)中记载有，将设在半导体芯片上的由金构成的凸起电极和布线基板的连接焊盘经由焊锡材料连接起来的安装方法(倒装芯片安装方式)。现有技术文献专利文献专利文献1:日本特开2000-77471号公报
技术实现思路
本申请技术人对如下的所谓倒装芯片连接方式进行了研究，该倒装芯片连接方式是将布线基板和半导体芯片经由形成在半导体芯片的电极形成面上的多个突起电极而电连接的方式。在倒装芯片安装方式中，将形成在半导体芯片的多个焊盘上的多个突起电极、和形成在布线基板的芯片搭载面上的多个端子(键合引线)，经由例如焊锡材料等连接材料(接合材料)而电连接。然而发现，若减小彼此相邻的端子(例如突起电极)的配置间距，则从突起电极与端子的连接可靠性的观点出发存在问题。其他的技术课题及新的特征从本说明书的记述及附图可以明确。一个实施方式的半导体装置的制造方法为，使形成在布线基板的芯片搭载面上的多个端子分别形成为如下形状，即，在俯视观察下，在相邻的宽幅部之间配置有窄幅部。另外，一个实施方式的半导体装置的制造方法为，以使形成在半导体芯片上的多个突起电极各自的顶端面的中心分别在俯视观察下与上述窄幅部重叠的方式，将上述多个端子和上述多个突起电极经由焊锡材料而电连接。 本专利技术的一种半导体装置，其中，具有:布线基板，其具有芯片搭载面、及形成在所述芯片搭载面上的多个端子；半导体芯片，其具有表面、形成在所述表面上的多个焊盘、及与所述多个焊盘接合的多个突起电极，所述半导体芯片以所述表面与所述布线基板的所述芯片搭载面相对的状态固定在所述布线基板的所述芯片搭载面上；以及多个焊锡材料，其配置在所述多个端子和所述多个突起电极之间，将所述多个端子和所述多个突起电极分别电连接，所述多个端子在俯视观察下分别具有:第I部分，其沿第I方向具有第I连结部及第2连结部，且由第I宽度构成；第2部分，其由比所述第I宽度大的第2宽度构成，且与所述第I部分的所述第I连结部连结；和第3部分，其由比所述第I宽度大的第3宽度构成，且与所述第I部分的所述第2连结部连结，所述第I宽度、所述第2宽度及所述第3宽度分别为沿与所述第I方向正交的第2方向的长度，在俯视观察下，所述多个突起电极各自的顶端面的中心分别配置在所述多个端子各自的所述第2部分与所述第3部分之间。此外，上述半导体装置中，在俯视观察下，所述第2部分的面积与所述第3部分的面积相等。此外，上述半导体装置中，所述第2部分的所述第2宽度与所述第3部分的所述第3宽度相等。此外，上述半导体装置中，在俯视观察下，所述多个突起电极各自的顶端面的一部分与所述第2部分及所述第3部分重叠。此外，上述半导体装置中，所述第2部分的沿所述第I方向的长度大于所述第2宽度，所述第3部分的沿所述第I方向的长度大于所述第3宽度。此外，上述半导体装置中，所述布线基板具有:绝缘膜，其以覆盖所述芯片搭载面、且使所述多个端子露出的方式形成；和多个布线，其被所述绝缘膜覆盖、且与所述多个端子电连接，所述多个端子分别具有:在所述多个布线中的第I布线和与所述第I布线电连接的第3部分之间配置的第4部分；和与隔着所述第2部分而同所述第I部分相反的一侧连接的第5部分，所述第4部分沿所述第2方向具有比所述第2宽度及所述第3宽度小的第4宽度，所述第5部分沿所述第2方向具有与所述第4宽度相等的第5宽度。此外，上述半导体装置中，所述突起电极的顶端面在俯视观察下不与所述第2部分及所述第3部分重叠。技术效果根据上述一个实施方式，能够提高半导体装置的可靠性。【附图说明】图1是表示一个实施方式的半导体装置的芯片搭载面侧的整体构造的俯视图。图2是沿图1的A-A线的剖视图。图3是表示图1所示的半导体芯片的表面(与布线基板相对的面)侧的仰视图。图4是将图1所示的半导体芯片拆除而表示布线基板的芯片搭载面侧的俯视图。图5是表示图1所示的半导体装置的背面(安装面)侧的仰视图。图6是表示图4的B部处的端子与突起电极的平面位置关系的放大俯视图。图7是沿图6的C-C线的放大剖视图。图8是沿图6的D-D线的放大剖视图。图9是表示在图7所示的布线基板上连接突起电极之前预先涂布有焊锡材料的状态的放大剖视图。图10是表示半导体装置的制造工序的概要的说明图。图11是表示在图10所示的基板准备工序中准备的布线基板的整体构造的俯视图。图12是沿图11的E-E线的放大剖视图。图13是示意地表示形成图12所示的焊锡材料的方法的一例的说明图。图14是示意地表示通过图13所示的方法以外的方法形成图12所示的焊锡材料的方法的一例的说明图。图15是表示在图10所示的晶片(wafer)准备工序中准备的半导体晶片的立体图。图16是表示在图15所示的半导体晶片的一个芯片区域形成的焊盘的周边的放大首1J视图。图17是表示在图16所示的多个焊盘上形成突起电极后的状态的放大剖视图。图18是表示在图17所示的突起电极的顶端面上安装焊锡材料后的状态的放大剖视图。图19是表示除去图18所示的掩模后的状态的放大剖视图。图20是表不对图19所不的焊锡材料进行加热而使其变形为圆顶形状的状态的放大剖视图。图21是表示在图12所示的布线基板上搭载半导体芯片后的状态的放大剖视图。图22是表示在布线基板上配置有半导体芯片时的突起电极与端子的平面位置关系的放大俯视图。图23是沿图22的C-C线的放大剖视图。图24是沿图22的D-D线的放大剖视图。图25是表示使图23所示的相对配置的焊锡材料接触的状态的放大剖视图。图26是表示使图24所示的相对配置的焊锡材料接触的状态的放大剖视图。图27是表示图25所示的接触的焊锡材料一体化后的状态的放大剖视图。图28是表示图26所示的接触的焊锡材料一体化后的状态的放大剖视图。图29是表示向图21所示的半导体芯片与布线基板之间供给底部填充树脂后的状态的放大剖视图。图30是表示在使图29所示的布线基板的上下反转后，在多个连接盘上接合焊锡球后的状态的放大剖视图。图31是表示将图30所示的多件处理式布线基板单片化后的状态的平面图(仰视图)。图32是表示对图6的变形例的本实施方式的端子与突起电极的平面位置关系的放大俯视图。图33是将图32所示的多个端子中的一个放大表示的放大俯视图。图34是沿图32的C-C线的放大剖视图。图35是沿图32的D-D线的放大剖视图。图36是表示在图34所示的布线基板上连接突起电极之前预先涂布有焊锡材料的状态的放大剖视图。图37是表示在图33所示的布线基板上连接突起电极之前预先涂布有焊锡材料的状态的放大俯视图。图38是表示在图6所示的布线基板上连接突起电极之前预先涂布有焊锡材料的状态的放大俯视图。图39是表示在图38所示的端子上连接有突起电极的状态的放大俯视图。图40是表示对图10的变形例的半导体装置的制造工序的概要的说明图。图41是表示对图12的变形例的放大剖视图。图42是表示在图41所示的布线基板的产品形成区域配置有封固材料的状态的放大剖视图。图43是表示图42所示的产品形成区域的放大俯视图。图44是表本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具有： 布线基板，其具有芯片搭载面、及形成在所述芯片搭载面上的多个端子； 半导体芯片，其具有表面、形成在所述表面上的多个焊盘、及与所述多个焊盘接合的多个突起电极，所述半导体芯片以所述表面与所述布线基板的所述芯片搭载面相对的状态固定在所述布线基板的所述芯片搭载面上；以及 多个焊锡材料，其配置在所述多个端子和所述多个突起电极之间，将所述多个端子和所述多个突起电极分别电连接， 所述多个端子在俯视观察下分别具有：第1部分，其沿第1方向具有第1连结部及第2连结部，且由第1宽度构成；第2部分，其由比所述第1宽度大的第2宽度构成，且与所述第1部分的所述第1连结部连结；和第3部分，其由比所述第1宽度大的第3宽度构成，且与所述第1部分的所述第2连结部连结， 所述第1宽度、所述第2宽度及所述第3宽度分别为沿与所述第1方向正交的第2方向的长度， 在俯视观察下，所述多个突起电极各自的顶端面的中心分别配置在所述多个端子各自的所述第2部分与所述第3部分之间。

【技术特征摘要】
2012.12.27 JP 2012-2860781.一种半导体装置，其特征在于，具有: 布线基板，其具有芯片搭载面、及形成在所述芯片搭载面上的多个端子； 半导体芯片，其具有表面、形成在所述表面上的多个焊盘、及与所述多个焊盘接合的多个突起电极，所述半导体芯片以所述表面与所述布线基板的所述芯片搭载面相对的状态固定在所述布线基板的所述芯片搭载面上；以及 多个焊锡材料，其配置在所述多个端子和所述多个突起电极之间，将所述多个端子和所述多个突起电极分别电连接， 所述多个端子在俯视观察下分别具有:第I部分，其沿第I方向具有第I连结部及第2连结部，且由第I宽度构成；第2部分，其由比所述第I宽度大的第2宽度构成，且与所述第I部分的所述第I连结部连结；和第3部分，其由比所述第I宽度大的第3宽度构成，且与所述第I部分的所述第2连结部连结， 所述第I宽度、所述第2宽度及所述第3宽度分别为沿与所述第I方向正交的第2方向的长度， 在俯视观察下，所述多个突起电极各自的顶端面的中心分别配置在所述多个端子各自的所述第2部分与所述第3部分之间。2.如权利要求1所述的半导体装置，其中， 在俯视观察下...

【专利技术属性】
技术研发人员：绀野顺平，西田隆文，木下顺弘，长谷川和功，杉山道昭，
申请(专利权)人：瑞萨电子株式会社，
类型：新型
国别省市：日本;JP