一种监控方法及监控装置、电子设备制造方法及图纸

本发明专利技术的实施例提供一种监控方法及监控装置、电子设备，涉及电子技术领域，能够准确定位系统芯片下发MPI信息的错误点，从而提升定位业务芯片配置的错误点的效率。该装置可以包括：地址过滤器、与该地址过滤器连接的读写控制器，及与该读写控制器连接的存储器，其中，地址过滤器，用于获取多个MPI信息，并从该多个MPI信息中筛选出与预设的第一业务对应的第一MPI信息；读写控制器，用于按照接收该第一MPI信息的时间顺序，将地址过滤器筛选的该第一MPI信息，写入该存储器中；存储器，用于存储读写控制器写入的第一MPI信息。

【技术实现步骤摘要】
一种监控方法及监控装置、电子设备
本专利技术涉及电子
，尤其涉及一种监控方法及监控装置、电子设备。
技术介绍
目前，集成电路已广泛应用于各种电子设备中，其中，如图1所示，电子设备中可以包括系统芯片和业务芯片，且系统芯片和业务芯片可以通过MPI (Micro ProcessInterface,微处理器接口)进行通信。 现有技术中，电子设备的系统芯片中运行有业务软件，当电子设备需要完成某一业务时，该系统芯片可向业务芯片下发MPI信息，即系统芯片可通过业务软件对业务芯片下发与该某一业务对应的地址寄存器的配置信息，以使得该业务芯片可以根据配置好的地址寄存器处理该某一业务。具体的，系统芯片通过业务软件下发MPI信息至第二 MPI接口，并通过该第二 MPI接口发送该MPI信息至第一 MPI接口，从而业务芯片可根据该配置信息对相应的地址寄存器进行配置，并根据配置好的地址寄存器处理该某一业务，其中，该第二MPI接口设置于系统芯片中，该第一 MPI接口设置于业务芯片中。然而，业务芯片只是被动地接收系统芯片下发的MPI信息，当系统芯片发送的MPI信息发生错误时，业务芯片根据该MPI信息对相应的地址寄存器进行错误的配置，导致该业务芯片根据地址寄存器的错误配置对某一业务进行错误的处理，这时，软件人员需通过业务软件在冗长的软件代码中反复地查询上述MPI信息的软件代码，以找出该MPI信息中的错误点，由于业务软件的软件代码较多，因此，定位业务芯片配置的错误点的效率较低。
技术实现思路
本专利技术的实施例提供一种监控方法及监控装置、电子设备，能够准确定位系统芯片下发MPI信息的错误点，从而提升定位业务芯片配置的错误点的效率。为达到上述目的，本专利技术的实施例采用如下技术方案:第一方面，本专利技术实施例提供的一种监控装置，包括:地址过滤器、与所述地址过滤器连接的读写控制器，及与所述读写控制器连接的存储器，其中，所述地址过滤器，用于获取多个微处理器接口 MPI信息，并从所述多个MPI信息中筛选出与预设的第一业务对应的第一 MPI信息；所述读写控制器，用于按照接收所述第一 MPI信息的时间顺序，将所述地址过滤器筛选的所述第一 MPI信息，写入所述存储器中；所述存储器，用于存储所述读写控制器写入的所述第一 MPI信息。在第一方面的第一种可能的实现方式中，每个MPI信息包括一个MPI地址信息和与所述一个MPI地址信息对应的一个MPI数据信息，所述一个MPI地址信息包括2n个比特位，η≥1,所述地址过滤器包括2η个比特位筛选电路和包括2η_1个第一逻辑门的η级第一逻辑门电路，其中，所述η级第一逻辑门电路中的第m级第一逻辑门电路包括2n_m个第一逻辑门，所述第一逻辑门为或门或与门，I ^m^n;其中，所述2n个比特位筛选电路，用于分别获取第二 MPI信息中第二 MPI地址信息的2n个比特位的值，并对所述2n个比特位的值进行筛选，以及输出2n个筛选结果，所述第二 MPI信息为所述多个MPI信息中的任意一个；所述η级第一逻辑门电路，用于根据所述2η个筛选结果，判断所述第二 MPI信息是否为所述第一 MPI信息。结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述2η个比特位筛选电路中的第k个比特位筛选电路包括一个第二逻辑门和一个第三逻辑门，所述第二逻辑门包括所述第二逻辑门的第一输入引脚、所述第二逻辑门的第二输入引脚和所述第二逻辑门的输出引脚，所述第三逻辑门包括所述第三逻辑门的第一输入引脚、所述第三逻辑门的第二输入引脚和所述第三逻辑门的输出引脚，所述第二逻辑门的输出引脚与所述第三逻辑门的第一输入引脚连接，所述第二逻辑门为异或门或同或门，所述第三逻辑门为与门或或门，当所述第一逻辑门为或门时，所述第二逻辑门为异或门，所述第三逻辑门为与门；或者，当所述第一逻辑门为与门时，所述第二逻辑门为同或门，所述第三逻辑门为或门；其中，所述第二逻辑门的第一输入引脚，用于通过系统总线获取所述第二 MPI信息；所述第二逻辑门的第二输入引脚，用于通过所述系统总线获取第一期望值；所述第二逻辑门的输出引脚，用于输出所述第二 MPI信息和所述第一期望值经过所述第二逻辑门运算后的第一运算结果 ；所述第三逻辑门的第二输入引脚，用于通过所述系统总线获取第一比较值；所述第三逻辑门的输出引脚，用于输出所述第一比较值和所述第一运算结果经过所述第三逻辑门运算后的第二运算结果，所述第二运算结果为所述筛选结果，O2n-l。结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述第m级第一逻辑门电路中的第j个第一逻辑门包括所述第m级第一逻辑门电路中的第j个第一逻辑门的第一输入引脚、所述第m级第一逻辑门电路中的第j个第一逻辑门的第二输入引脚和所述第m级第一逻辑门电路中的第j个第一逻辑门的输出引脚，其中，I≤j≤2n_m;当m = I时，第I级第一逻辑门电路中的第j个第一逻辑门的第一输入引脚与所述第k个比特位筛选电路中的第三逻辑门的输出引脚连接，所述第I级第一逻辑门电路中的第j个第一逻辑门的第二输入引脚与第k+Ι个比特位筛选电路中的第三逻辑门的输出引脚连接，其中，k为偶数；其中，所述第I级第一逻辑门电路中的第j个第一逻辑门的第一输入引脚，用于获取所述第k个比特位筛选电路输出的所述筛选结果；所述第I级第一逻辑门电路中的第j个第一逻辑门的第二输入引脚，用于获取所述第k+Ι个比特位筛选电路输出的所述筛选结果；所述第I级第一逻辑门电路中的第j个第一逻辑门的输出引脚，用于输出所述第k个比特位筛选电路输出的所述筛选结果和所述第k+Ι个比特位筛选电路输出的所述筛选结果经过所述第j个第一逻辑门运算后的结果；当I≤m≤n-1，第m级第一逻辑门电路中的第j个第一逻辑门的输出引脚与第m+1级第一逻辑门电路中的第(j+l)/2个第一逻辑门的第一输入引脚连接，所述第m级第一逻辑门电路中的第j+1个第一逻辑门的输出引脚与所述第m+1级第一逻辑门电路中的第(j+D/2个第一逻辑门的第二输入引脚连接，其中，j为奇数；其中，所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的第一输入引脚，用于获取所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果；所述第m+1级第一逻辑门电路中的第(j+l)/2个第一逻辑门的第二输入引脚，用于获取所述第m级第一逻辑门电路中的第j+Ι个第一逻辑门的输出的结果；所述第m+1级第一逻辑门电路中的第(j+l)/2个第一逻辑门的输出引脚，用于输出所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果与所述第m级第一逻辑门电路中的第j+Ι个第一逻辑门的输出的结果经过所述第m+1级第一逻辑门电路中的第(j+l)/2个第一逻辑门运算后的结果；当m = η-1时，所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的输出引脚与所述读写控制器连接；其中，所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果与所述第m级第一逻辑门电路中的第j+Ι个第一逻辑门的输出的结果经过所述第m+1级第一逻辑门电路中的第(j+l)/2个第一逻辑门运算后的结果为判断结果，所述判断结果用于表征所述第二 MPI信息是否为所述第一 MPI信息。结合前述的第一方面或第一方面的第一种可能本文档来自技高网...

【技术保护点】
一种监控装置，其特征在于，包括：地址过滤器、与所述地址过滤器连接的读写控制器，及与所述读写控制器连接的存储器，其中，所述地址过滤器，用于获取多个微处理器接口MPI信息，并从所述多个MPI信息中筛选出与预设的第一业务对应的第一MPI信息；所述读写控制器，用于按照接收所述第一MPI信息的时间顺序，将所述地址过滤器筛选的所述第一MPI信息，写入所述存储器中；所述存储器，用于存储所述读写控制器写入的所述第一MPI信息。

【技术特征摘要】
1.一种监控装置，其特征在于，包括:地址过滤器、与所述地址过滤器连接的读写控制器，及与所述读写控制器连接的存储器，其中， 所述地址过滤器，用于获取多个微处理器接口 MPI信息，并从所述多个MPI信息中筛选出与预设的第一业务对应的第一 MPI信息； 所述读写控制器，用于按照接收所述第一 MPI信息的时间顺序，将所述地址过滤器筛选的所述第一 MPI信息，写入所述存储器中； 所述存储器，用于存储所述读写控制器写入的所述第一 MPI信息。2.根据权利要求1所述的监控装置，其特征在于，每个MPI信息包括一个MPI地址信息和与所述一个MPI地址信息对应的一个MPI数据信息，所述一个MPI地址信息包括2n个比特位，η≤1， 所述地址过滤器包括2η个比特位筛选电路和包括2η-1个第一逻辑门的η级第一逻辑门电路，其中，所述η级第一逻辑门电路中的第m级第一逻辑门电路包括2n_m个第一逻辑门，所述第一逻辑门为或门或与门，I < η ； 其中，所述2η个比特位筛选电路，用于分别获取第二MPI信息中第二MPI地址信息的2η个比特位的值，并对所述2η个比特位的值进行筛选，以及输出2η个筛选结果，所述第二 MPI信息为所述多个MPI信息中的任意一个； 所述η级第一逻辑门电路，用于根据所述2η个筛选结果，判断所述第二 MPI信息是否为所述第一 MPI信息。3.根据权利要求2所述的监控装置，其特征在于， 所述2η个比特位筛选电路中的第k个比特位筛选电路包括一个第二逻辑门和一个第三逻辑门，所述第二逻辑门包括所述第二逻辑门的第一输入引脚、所述第二逻辑门的第二输入引脚和所述第二逻辑门的输出引脚，所述第三逻辑门包括所述第三逻辑门的第一输入引脚、所述第三逻辑门的第二输入引脚和所述第三逻辑门的输出引脚，所述第二逻辑门的输出引脚与所述第三逻辑门的第一输入引脚连接，所述第二逻辑门为异或门或同或门，所述第三逻辑门为与门或或门， 当所述第一逻辑门为或门时，所述第二逻辑门为异或门，所述第三逻辑门为与门；或者，当所述第一逻辑门为与门时，所述第二逻辑门为同或门，所述第三逻辑门为或门； 其中，所述第二逻辑门的第一输入引脚，用于通过系统总线获取所述第二 MPI信息；所述第二逻辑门的第二输入引脚，用于通过所述系统总线获取第一期望值；所述第二逻辑门的输出引脚，用于输出所述第二 MPI信息和所述第一期望值经过所述第二逻辑门运算后的第一运算结果； 所述第三逻辑门的第二输入引脚，用于通过所述系统总线获取第一比较值；所述第三逻辑门的输出引脚，用于输出所述第一比较值和所述第一运算结果经过所述第三逻辑门运算后的第二运算结果，所述第二运算结果为所述筛选结果，O2n-l。4.根据权利要求3所述的监控装置，其特征在于， 所述第m级第一逻辑门电路中的第j个第一逻辑门包括所述第m级第一逻辑门电路中的第j个第一逻辑门的第一输入引脚、所述第m级第一逻辑门电路中的第j个第一逻辑门的第二输入引脚和所述第m级第一逻辑门电路中的第j个第一逻辑门的输出引脚，其中，I ^ j ^ 2n_m ；当m = I时，第I级第一逻辑门电路中的第j个第一逻辑门的第一输入引脚与所述第k个比特位筛选电路中的第三逻辑门的输出引脚连接，所述第I级第一逻辑门电路中的第j个第一逻辑门的第二输入引脚与第k+Ι个比特位筛选电路中的第三逻辑门的输出引脚连接，其中，k为偶数； 其中，所述第I级第一逻辑门电路中的第j个第一逻辑门的第一输入引脚，用于获取所述第k个比特位筛选电路输出的所述筛选结果；所述第I级第一逻辑门电路中的第j个第一逻辑门的第二输入引脚，用于获取所述第k+Ι个比特位筛选电路输出的所述筛选结果；所述第I级第一逻辑门电路中的第j个第一逻辑门的输出引脚，用于输出所述第k个比特位筛选电路输出的所述筛选结果和所述第k+Ι个比特位筛选电路输出的所述筛选结果经过所述第j个第一逻辑门运算后的结果； 当I≤m≤n-1，第m级第一逻辑门电路中的第j个第一逻辑门的输出引脚与第m+1级第一逻辑门电路中的第(j+l)/2个第一逻辑门的第一输入引脚连接，所述第m级第一逻辑门电路中的第j+Ι个第一逻辑门的输出引脚与所述第m+1级第一逻辑门电路中的第(j+D/2个第一逻辑门的第二输入引脚连接，其中，j为奇数； 其中，所述第m+1级第一逻辑门电路中的第(j+l)/2个第一逻辑门的第一输入引脚，用于获取所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果；所述第m+1级第一逻辑门电路中的第(j+l)/2个 第一逻辑门的第二输入引脚，用于获取所述第m级第一逻辑门电路中的第j+Ι个第一逻辑门的输出的结果；所述第m+1级第一逻辑门电路中的第(j+l)/2个第一逻辑门的输出引脚，用于输出所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果与所述第m级第一逻辑门电路中的第j+Ι个第一逻辑门的输出的结果经过所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门运算后的结果； 当m = η-1时，所述第m+1级第一逻辑门电路中的第(j+1) /2个第一逻辑门的输出引脚与所述读写控制器连接； 其中，所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果与所述第m级第一逻辑门电路中的第j+Ι个第一逻辑门的输出的结果经过所述第m+1级第一逻辑门电路中的第(j+l)/2个第一逻辑门运算后的结果为判断结果，所述判断结果用于表征所述第二MPI信息是否为所述第一 MPI信息。5.根据权利要求1-4任一项所述的监控装置，其特征在于， 所述读写控制器包括写模块和读模块，所述写模块包括加法器和第一寄存器，用于在所述加法器的作用下依次寄存即将写入所述存储器的与第一业务对应的两个第一 MPI信息；所述读模块包括第二寄存器，用于寄存来自所述地址过滤器的所述第一 MPI信息。6.根据权利要求1-5任一项所述的监控装置，其特征在于， 所述存储器，具体用于存储奇偶校验数据信息、多个MPI地址信息及多个MPI数据信肩、O7.—种监控方法，其特征在于，包括: 获取第二微处理器接口 MPI信息、第一比较值和第一期望值，所述第一比较值和所述第一期望值分别与预设的第一业务对应； 根据所述第二 MPI信息、所述第一比较值和所述第一期望值，判断所述第二 MPI信息是否为第一 MPI信息，所述第一 MPI信息与所述第一业务对应；若所述第二 MPI信息为所述第一 MPI信息，则保存所述第二 MPI信...

【专利技术属性】
技术研发人员：钟世春，罗焰斌，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44