一种JFET器件及其制造方法技术

本发明专利技术涉及半导体技术，具体的说是涉及一种JFET器件及其制造方法。本发明专利技术的JFET器件在栅区一端引入了浅槽辅助层13，浅槽辅助层13靠近源端一侧，利用此浅槽辅助层13来减弱沟道调制效应，从而实现在宽电压输入范围内，输出电流的变化率小。本发明专利技术的有益效果为，在制作工艺并不复杂的基础上，器件的恒流特性较好，在宽电压输入范围内，输出电流的变化率很小，能够满足更小恒流精度的需求，特别适合小功率LED灯恒流驱动。本发明专利技术尤其适用于小功率LED灯恒流用JFET器件。

【技术实现步骤摘要】
一种JFET器件及其制造方法
本专利技术涉及半导体技术，具体的说是涉及一种JFET器件及其制造方法。
技术介绍
随着LED灯的广泛使用，LED恒流驱动也迅速占领市场，恒流JFET器件是专为小功率LED设计的恒流驱动器，它能在4V~150V的宽电压范围内实现恒定电流输出，而且可以实现±15%的恒流精度，可与LED灯珠搭配，广泛应用于室内照明。图1是恒流驱动LED的一种方案，由于输出电压较高，该方案特别适合电流值为5mA~500mA的LED应用，尤其适合高压LED。该方案总共包括6个元器件，简单实用，且低成本。图1中，交流市电通过Dl-D4和Cl构成的全波整流电路后直接驱动恒流器件和LED灯串。图2是恒流驱动LED的另外一种方案，新加入的电阻Radj可根据不同的LED适当调节电流。其驱动电路结构简单，成本极低，而提供恒流的核心就是一个常开通的η沟道JFET器件，但是目前常规的JFET器件并不能很好的满足恒流源电路的应用。
技术实现思路
本专利技术所要解决的，就是针对上述JFET器件存在的精度问题，提出一种JFET器件及其制造方法。本专利技术解决上述 技术问题所采用的技术方案是:一种JFET器件，其元胞结构包括P型衬底6和设置在P型衬底6上层的P型外延层5 ;所述P型外延层5上层设置有η型体沟道区4，P型外延层5的两侧分别设置有第一 P型隔离区7和第二 P型隔离区8 ;所述η型体沟道区4上层设置有相互独立的P+栅极区1、N+漏极区2、N+源极区3，其中P+栅极区I位于N+漏极区2和N+源极区3之间，所述P+栅极区I的上表面设置有栅极金属11，所述N+漏极区2的上表面设置有漏极金属10，所述N+源极区3的上表面设置有源极金属12 ;在第一 P型隔离区7和第二 P型隔离区8上表面、P型外延层5的上表面、P型外延层5与漏极金属10之间的η型体沟道区4上表面、P型外延层5与源极金属12之间的η型体沟道区4上表面、漏极金属10、源极金属12和栅极金属11之间的η型体沟道区4的上表面设置有介质层9 ;其特征在于，所述η型体沟道区4中设置有浅槽辅助层13，所述浅槽辅助层13与P+栅极区I连接并位于P+栅极区I靠近源极N+区3的一侧。本专利技术总的技术方案，在栅区靠近源极一侧引入浅槽辅助层，浅槽辅助层13可采用挖槽工艺实现，利用浅槽辅助层13来减弱沟道调制效应，从而实现在宽电压输入范围内，输出电流的变化率小。一种JFET器件的制造方法，其特征在于，包括以下步骤:第一步:选择片厚约400 ~700 μ m，电阻率为 0.001 ~0.005 Ω.αι^9ΝΤ0〈111>单晶娃片；第二步:在硅片表面生长P型外延层5，生长条件为温度1100°C~1150°C，所述P型外延层5的厚度为5~25 μ m，电阻率为8~12 Ω.cm；第三步:热生长氧化层，厚度为3000-Κ)000Α:第四步:采用光刻和离子注入工艺在P型外延层5的两侧分别形成第一 P型隔离区7和第二 P型隔离区8，具体为:在离子注入之前生长40~IOOnm厚的氧化层，光刻后进行离子注入，离子注入条件为:剂量lel5~8el5cm_2、能量40~80KeV，再分布条件为:无氧条件，温度1100~115CTC、时间IOOmin~120min ；第五步:采用光刻和离子注入工艺在P型外延层5上层第一 P型隔离区7和第二P型隔离区8之间形成η型体沟道区4，具体为:在注入之前生长40~IOOnm厚的氧化层，光刻后离子注入，离子注入条件为:剂量lel2~5el2Cm_2、能量40~80KeV，再分布条件为:无氧条件，温度1100~1150°C、时间230min~250min ；第六步:场氧化层生长，厚度为3000-5000Α;第七步:采用光刻工艺在η型体沟道区4上层刻蚀有源区；第八步:采用光刻和离子注入工艺在η型体沟道区4中形成P+栅极区1，具体为:在注入之前生长40~IOOnm厚的氧化层，光刻后进行离子注入，离子注入条件为:剂量lel5~8el5cnT2、能量20~40KeV ;推阱再分布条件为:无氧条件，温度950~1000°C、时间 25min ~30min ；第九步:采用光刻和离子注入工艺在η型体沟道区4中形成N+漏极区2和N+源极区3，P+栅极区I位于N+漏极区2和N+源极区3之间；具体为:在注入之前生长40~IOOnm厚的氧化层，光刻后进行离子注入，离子注入条件为:剂量lel5~8e15CnT2、能量60~80KeV，再分布条件为:无氧条件，温度1100~1150°C、时间230min~250min ； 第十步:采用光刻和等离子体干法刻蚀工艺在P+栅极区I靠近N+源极区3的一端刻蚀硅层产生浅槽，并填充二氧化硅或其他绝缘介质形成浅槽辅助层13 ；第H^一步:采用光刻工艺刻蚀出接触孔；第十二步:在P+栅极区I的上表面淀积栅极金属11，在N+漏极区2的上表面淀积漏极金属10，在N+源极区3的上表面淀积源极金属12。具体的，所述第十步中浅槽辅助层13位于栅极P+区I靠近源极3—侧，其具体槽深及槽宽可以根据实际需要做适当的调整，但需保证浅槽辅助层13不与栅电极金属11接触且与栅极P+区I靠近源极N+区3 —端紧接。本专利技术的有益效果为，在制作工艺并不复杂的基础上，器件的恒流特性较好，在宽电压输入范围内，输出电流的变化率很小。通过对比发现，当栅压为-1V时，在漏源电压10~80V范围内，电流变化率从普通JFET器件的38.68%降低为新结构的21.74%，电流变化率比常规的JFET器件降低了，能够满足更小恒流精度的需求，特别适合小功率LED灯恒流驱动。【附图说明】图1是LED驱动及应用电路示意图；图2是另一种LED驱动及应用电路不意图；图3是本专利技术的器件结构示意图；图4是本专利技术的JFET与一般结构JFET的恒流特性对比示意图；图5是本专利技术的恒流器件制造方法工艺步骤中材料P+衬底结构示意图；图6是本专利技术的恒流器件制造方法工艺步骤中外延P-结构示意图；图7是本专利技术的恒流器件制造方法工艺步骤中隔离区P+注入结构示意图；图8是本专利技术的恒流器件制造方法工艺步骤中N阱沟道注入结构示意图；图9是本专利技术的恒流器件制造方法工艺步骤中P+栅区注入结构示意图；图10是本专利技术的恒流器件制造方法工艺步骤中源漏N+注入结构示意图；图11是本专利技术的恒流器件制造方法工艺步骤中浅槽辅助层的制作结构示意图；图12是本专利技术的恒流器件制造方法工艺步骤中刻蚀AL之后结构示意图。【具体实施方式】下面结合附图和 实施例，详细描述本专利技术的技术方案:如图3所示，本专利技术的一种JFET器件，其元胞结构包括P型衬底6和设置在P型衬底6上端面的P型外延层5 ;所述P型外延层5上端面设置有介质层9 ;所述P型外延层5上层设置有η型体沟道区4，P型外延层5的两端分别设置有第一 P型隔离区7和第二 P型隔离区8 ;所述η型体沟道区4上层设置有相互独立的P+栅极区1、Ν+漏极区2、Ν+源极区3，其中P+栅极区I位于N+漏极区2和N+源极区3之间，所述P+栅极区I的上端面设置有栅极金属11，所述N+漏极区2的上端面设置有漏极金属10，所述N+源极区3的上端面设置有源极金属12 ;其特征在于，所述η型体沟道区4中设置有浅槽辅助层13，所述浅本文档来自技高网...

【技术保护点】
一种JFET器件，其元胞结构包括P型衬底(6)和设置在P型衬底(6)上层的P型外延层(5)；所述P型外延层(5)上层设置有n型体沟道区(4)，P型外延层5的两侧分别设置有第一P型隔离区(7)和第二P型隔离区(8)；所述n型体沟道区(4)上层设置有相互独立的P+栅极区(1)、N+漏极区(2)、N+源极区(3)，其中P+栅极区(1)位于N+漏极区(2)和N+源极区(3)之间，所述P+栅极区(1)的上表面设置有栅极金属(11)，所述N+漏极区(2)的上表面设置有漏极金属(10)，所述N+源极区(3)的上表面设置有源极金属(12)；在第一P型隔离区(7)和第二P型隔离区(8)上表面、P型外延层(5)的上表面、P型外延层(5)与漏极金属(10)之间的n型体沟道区(4)上表面、P型外延层(5)与源极金属(12)之间的n型体沟道区(4)上表面、漏极金属(10)、源极金属(12)和栅极金属(11)之间的n型体沟道区(4)的上表面设置有介质层(9)；其特征在于，所述n型体沟道区(4)中设置有浅槽辅助层(13)，所述浅槽辅助层(13)与P+栅极区(1)连接并位于P+栅极区(1)靠近源极N+区(3)的一侧。

【技术特征摘要】
1.一种JFET器件，其元胞结构包括P型衬底(6)和设置在P型衬底(6)上层的P型外延层(5);所述P型外延层(5)上层设置有η型体沟道区(4)，P型外延层5的两侧分别设置有第一 P型隔离区(7)和第二 P型隔离区(8);所述η型体沟道区(4)上层设置有相互独立的P+栅极区(I)、N+漏极区(2)、N+源极区(3)，其中P+栅极区⑴位于N+漏极区(2)和N+源极区(3)之间，所述P+栅极区(I)的上表面设置有栅极金属(11)，所述N+漏极区(2)的上表面设置有漏极金属(10)，所述N+源极区(3)的上表面设置有源极金属(12);在第一 P型隔离区(7)和第二 P型隔离区(8)上表面、P型外延层(5)的上表面、P型外延层(5)与漏极金属(10)之间的η型体沟道区(4)上表面、P型外延层(5)与源极金属(12)之间的η型体沟道区(4)上表面、漏极金属(10)、源极金属(12)和栅极金属(11)之间的η型体沟道区(4)的上表面设置有介质层(9);其特征在于，所述η型体沟道区(4)中设置有浅槽辅助层(13)，所述浅槽辅助层(13)与P+栅极区(I)连接并位于P+栅极区(I)靠近源极N+区(3)的一侧。2.根据权利要求1所述的一种JFET器件，其特征在于，所述浅槽辅助层(13)为硅浅槽，其内部填充绝缘介质。3.—种JFET器件的制造方法，其特征在于，包括以下步骤: 第一步:选择片厚约400~700 μ m，电阻率为0.001~0.005 Ω.cm的NTD〈111>单晶娃片; 第二步:在硅片表面生长P型外延层(5)，生长条件为温度1100°C~1150°C，所述P型外延层(5)的厚度为5~25 μ m,电阻率为8~12 Ω.cm ； 第三步:热生长氧化层，厚度为3000-10000Α; 第四步:采用光刻和离子注入工艺在P型外延层(5)的两侧分别形成第一 P型隔离区(7)和第二 P型隔离区(8)，具体为:在离子注入之前生长40~IOOnm厚的氧化层，光...

【专利技术属性】
技术研发人员：李泽宏，赖亚明，刘建，弋才敏，吴玉舟，伍济，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51