半导体集成电路制造技术

一种化合物半导体集成电路，其具有表面以及/或背面金属层，可用于连接至外部电路。该化合物半导体集成电路晶片(第一晶片)包含一基板、一电子元件层、以及一介电层。一第一金属层形成于该介电层的表面，一第三金属层则形成于基板背面。该第一金属层与第三金属层主要由铜所构成，且用于连接至其他外部的电子电路。第一晶片上的第一或第三金属层以三维的方式分布于第一晶片的电子元件上方或下方，一第二晶片可以设置堆叠于第一晶片的表面或背面，并通过第一或第三金属层电连接两个晶片上分隔的连接节点。

【技术实现步骤摘要】
半导体集成电路
本专利技术是关于一种半导体集成电路晶片，其具有一表面金属层及/或一背面金属层，用以连接至外部电路；尤指一种具有数个电子电路晶片相互堆叠的半导体集成电路，且其中至少有一个为一化合物半导体单晶微波集成电路晶片。
技术介绍
化合物半导体单晶微波集成电路(monolithicmicrowaveintegratedcircuits,MMIC)已被广泛应用于射频(RF)信号发射器、接收器以及收发器等微波通讯元件，如行动电话及无线区域网路(LAN)模组等。这类射频模组通常由许多电子电路零件所构成，如功率放大器(PA)、开关元件、滤波器以及控制元件等。其中有些电子电路零件已经被整合于单一晶片上。以化合物半导体的放大器电路而言(如包含异质接面双极性电晶体(HBT)或高电子迁移率电晶体(HEMT)的放大器)，通常会使用HEMT元件来控制电晶体放大器偏压条件，而这些元件与电路都可以集成整合于单一化合物半导体晶片上。例如，HBT功率放大器与HEMT控制电路就可以利用BiFET(或BiHEMT)工艺将其集成整合于单一化合物半导体晶片上。另一个集成整合的例子则是将增强型HEMT元件与空乏型HEMT元件制作于单一晶片上，其中增强型HEMT元件作为功率放大器的用途，而空乏型HEMT元件则是作为控制元件。化合物半导体放大器与一开关电路结合，其中该开关可依照功率位准、频率带以及通讯模式用来改变射频信号路径，也通常被整合于单一晶片中。化合物半导体放大器与一天线开关电路结合，其中该天线开关可用于切换天线与不同的Tx与Rx电路连接，也常被整合于单一晶片中。化合物半导体HBT放大器通常操作于不同的偏压条件，以确保元件在不同输出功率与频率范围的保持最佳特性。由于输入与输出阻抗为偏压条件的函数，通常会引入一阻抗调节器，使偏压条件改变时，仍可保持很好的阻抗匹配。阻抗调节器通常由电容器、电感器以及HEMT开关元件所构成，其中HEMT开关元件是被用来切换电容器与电感器的连接，进而改变整体的阻抗大小。然而随着功能性的增加，高度集成整合的电路与元件也将造成制作成本增加及良率降低，将HBT与HEMT元件集成整合于单一晶片上时尤其如此。为了降低工艺成本，上述射频模组中的电路元件可以分别制作于不同晶片上，甚至可以进一步结合其他如硅互补式金属氧化物半导体(SiCMOS)集成电路晶片等。传统的整合作法通常是将数个不同的晶片置于同一平面上并相互连接；然而此方式会随晶片数目增加而使模组尺寸变大，同时长距离的相互连接也容易造成信号损耗及相互干扰。例如，一般射频模组即包含一HBT功率放大器MMIC晶片、一阻抗匹配及偏压控制晶片、一天线开关晶片以及一滤波电路晶片，而这些晶片均置于同一平面的模组基板上。
技术实现思路
本专利技术提供一种化合物半导体集成电路晶片，具有一表面金属层及/或背面金属层，用以连接外部电路。本专利技术的主要目在于提供一种化合物半导体集成电路晶片，其包含数个相互堆叠的晶片，且其中至少有一个为化合物半导体集成电路晶片；借此，由堆叠晶片构成的半导体集成电路模组其面积将可大幅降低。相较于将模组中所有电路与零件制作于单一晶片上，晶片模组化的设计也可简化晶片的工艺步骤。同时，也可缩短不同晶片之间或电路元件之间相互连接的距离，因而降低信号损耗及相互干扰。借助元件上方的金属层，可以重新分布或配置晶片之间的连接节点，因此晶片之间的连接节点不一定要位于同一垂直线上，大幅提高连接节点布局设计的自由度。为达上述目的，本专利技术提供一种半导体集成电路，其包含一第一晶片，且该第一晶片包含一化合物半导体集成电路。该第一晶片进一步包含：一基板、一介电层、一电子元件层以及一第一金属层。前述的电子元件层形成于该基板之上，具有一钝化层和位于该钝化层内的至少一电子元件及至少一第二金属层，该电子元件包括至少一化合物半导体电子元件。前述的介电层形成于前述电子元件层之上，且至少包含一介电层通孔贯穿该介电层的第一表面与第二表面。前述的第一金属层主要由铜所构成，且包含至少一第一金属垫形成于该介电层第一表面的上并延伸进入至少一介电层通孔。前述的至少一该第二金属层连接于至少一该电子元件，至少一该第二金属层包含至少一第二金属垫形成于一介电层通孔位于该介电层的第二表面的一端，并与延伸进入该介电层通孔的第一金属层形成电接触。所有与化合物半导体电子元件所接触的第二金属层主要由金所构成。其中该第一金属层以三维方式分布于电子元件层中至少一个电子元件上方，而至少一个第一金属垫通过该第一金属层延伸进入至少其中一个介电层通孔而电连接于该介电层通孔另一侧的第二金属垫中的至少一个。本专利技术进一步提供一种半导体集成电路，其包含一上述的第一晶片以及一第二晶片，且该第二晶片包含一电子电路。在此定义第一晶片中的介电层的第一表面为该第一晶片的表面，而该基板相对于该介电层的表面则定义为第一晶片的背面。前述的第二晶片堆叠于第一晶片的表面上，并且电连接至第一晶片上的至少一第一金属垫。第一金属层以三维方式分布于电子元件层中至少一个电子元件上方，为使两个晶片上的接点对齐，至少一个第一金属垫通过该第一金属层延伸进入至少其中一个介电层通孔而电连接于该介电层通孔另一侧的第二金属垫中的至少一个。本专利技术也提供另一种半导体集成电路，其包含一第一晶片以及一第二晶片，其中该第一晶片包含一化合物半导体集成电路，而第二晶片包含一电子电路。该第一晶片进一步包含：一基板、一介电层、一电子元件层、一第一金属层以及一第三金属层。前述的基板包含至少一基板通孔，且贯穿该基板的第一表面与第二表面。前述的电子元件层形成于该基板之上，具有一钝化层和位于该钝化层内的至少一电子元件及至少一第二金属层，该电子元件包括至少一化合物半导体电子元件。前述的介电层形成于该电子元件层的第一表面上，且包含至少一介电层通孔，贯穿该介电层的第一表面与第二表面。前述的第一金属层主要由铜所构成，且包含至少一第一金属垫形成于该介电层的第一表面上并且延伸进入至少一介电层通孔；前述的至少一该第二金属层连接于至少一该电子元件，至少一该第二金属层包含至少一第二金属垫形成于一介电层通孔位于该介电层的第二表面的一端，并与前述的延伸进入该介电层通孔的第一金属层形成电接触。至少一前述该第二金属层包含至少一第三金属垫形成基板通孔位于该基板的第一表面的一端。所有与该化合物半导体电子元件所接触的第二金属层主要由金所构成。前述的第三金属层包含至少一第四金属垫形成于该基板的第二表面且延伸进入至少一基板通孔，借此与位于基板通孔另一侧的第三金属垫形成电接触。在此定义前述介电层的第一表面为第一晶片的表面，而前述基板的第二表面则定义为第一晶片的背面。前述的第二晶片堆叠于第一晶片的背面，并且电连接至第一晶片的至少一第四金属垫。第三金属层以三维方式分布于电子元件层中至少一个电子元件下方，为使两个晶片上的接点对齐，至少一个第四金属垫通过该第三金属层延伸进入至少其中一个介电层通孔而电连接于该介电层通孔另一侧的第三金属垫中的至少一个。本专利技术也提供另一种半导体集成电路，其包含一第一晶片以及一第二晶片，其中该第一晶片包含一化合物半导体集成电路，而该第二晶片包含一电子电路。该第一晶片进一步包含：一基板、一电子元件层以及一第三金属层。前述的基板包含至少一基板通本文档来自技高网...

【技术保护点】
一种半导体集成电路，其特征在于，包括：一第一晶片，该第一晶片包含一个化合物半导体集成电路，还包括：一基板，一介电层，形成于该基板之上，且具有至少一介电层通孔贯穿该介电层的第一表面与第二表面，一第一金属层，主要由铜所构成，且具有至少一第一金属垫形成于该介电层第一表面的上，且从该至少一第一金属垫延伸进入至少一介电层通孔，以及一电子元件层，形成于该基板与该介电层的第二表面之间，具有至少一电子元件及至少一第二金属层，其中该电子元件包含至少一化合物半导体电子元件，至少一该第二金属层连接于至少一该电子元件，且至少一该第二金属层包含至少一第二金属垫形成于一介电层通孔位于该介电层的第二表面的一端，并与延伸进入该介电层通孔的第一金属层形成电接触，其中所有与该至少一化合物半导体电子元件接触的第二金属层主要由金所构成；以及一第二晶片，包含一电子电路，且堆叠于该第一晶片的介电层的第一表面上，并通过连接到至少其中一个该第一金属垫与第一晶片形成电连接， 其中该第一金属层以三维方式分布于该电子元件层中至少一个电子元件上方，而至少一个该第一金属垫通过该第一金属层延伸进入至少其中一个该介电层通孔而电连接于该介电层通孔另一侧的第二金属垫中的至少一个。...

【技术特征摘要】
2013.01.28 US 13/751,8551.一种半导体集成电路，其特征在于，包括：一第一晶片，该第一晶片包含一化合物半导体集成电路，还包括：一基板，具有至少一基板通孔贯穿该基板的第一表面与第二表面；一电子元件层，形成于该基板之上，具有一钝化层和位于该钝化层内的至少一电子元件及至少一第二金属层，该电子元件包括至少一化合物半导体电子元件；一介电层，形成于该电子元件层上，且具有至少一介电层通孔贯穿该介电层的第一表面与第二表面；一第一金属层，主要由铜所构成，该第一金属层形成至少一第一金属垫于该介电层第一表面的上，且从该至少一第一金属垫延伸进入至少一介电层通孔；其中，至少一该第二金属层连接于至少一该电子元件，至少一该第二金属层包含至少一第二金属垫形成于一介电层通孔位于该介电层的第二表面的一端，并与延伸进入该介电层通孔的第一金属层形成电接触，且至少一该第二金属层形成至少一第三金属垫于一基板通孔位于该基板的第一表面的一端，其中所有与该至少一化合物半导体电子元件所接触的第二金属层主要由金所构成；以及一第三金属层，具有至少一第四金属垫形成于该基板的第二表面，且从每一个该至少一第四金属垫延伸进入至少一基板通孔，借此与配置于基板通孔另一侧的第三金属垫形成电接触；以及一第二晶片，包含一电子电路，且堆叠于该第一晶片基板的第二表面上，并通过连接到至少其中一个该第四金属垫，与第一晶片形成电连接；其中该第一金属层以三维方式分布于该电子元件层中至少一个电子元件上方，而至少一个该第一金属垫通过该第一金属层延伸进入至少其中一个该介电层通孔而电连接于该介电层通孔另一侧的第二金属垫中的至少一个。2.如权利要求1所述的半导体集成电路，其特征在于，所有该第二金属层主要由金所构成。3.如权利要求1所述的半导体集成电路，其特征在于，该第三金属层主要由铜所构成。4.如权利要求1所述的半导体集成电路，其特征在于，该第一晶片的基板由砷化镓(GaAs)、硅(Si)、碳化硅(SiC)、蓝宝石(sapphire)或氮化镓(GaN)所构成。5.如权利要求1所述的半导体集成电路，其特征在于，该介电层由介电物质聚苯恶唑(Polybenzoxazole,PBO)所构成。6.如权利要求1所述的半导体集成电路，其特征在于，该介电层的厚度等于或大于10μm。7.如权利要求1所述的半导体集成电路，其特征在于，该第一晶片包含一HBTMMIC或一HEMTMMIC。8.如权利要求1所述的半导体集成电路，其特征在于，该第一晶片包含一氮化镓(GaN)场效电晶体(FET)MMIC。9.如权利要求1所述的半导体集成电路，其特征在于，该第一晶片包含一功率放大器MMIC。10.如权利要求9所述的半导体集成电路，其特征在于，该第二晶片包含下列电路中的一种：一偏压控制电路，用以控制第一晶片中该至少一电子元件的偏压条件；一开关电路，用以控制第一晶片信号路径；一天线开关电路，用以连接第一晶片中功率放大器输出端至天线；一阻抗调节电路，用以调节阻抗大小，并使其随第一晶片中功率放大器的偏压条件及工作频率而改变；以及一由被动元件所构成的阻抗匹配电路，用以匹配第一晶片中功率放大器的输入与/或输出端的阻抗。11.如权利要求1所述的半导体集成电路，其特征在于，该第二晶片包含一化合物半导体MMIC。12.如权利要求11所述的半导体集成电路，其特征在于，该第二晶片的基板由砷化镓(GaAs)所构成。13.如权利要求1所述的半导体集成电路，其特征在于，该第二晶片包含一硅互补式金属氧化物半导体(SiCMOS)集成电路。14.如权利要求1所述的半导体集成电路，其特征在于，该第二晶片包含至少一被动元件集成整合于同一基板，且该基板的材料可为硅、砷化镓或玻璃。15...

【专利技术属性】
技术研发人员：高谷信一郎，萧献赋，林正国，花长煌，
申请(专利权)人：稳懋半导体股份有限公司，
类型：发明
国别省市：中国台湾;71