高保持电压、混合电压域静电放电钳位制造技术

公开了一种静电放电(ESD)保护电路，包括至少一个钳位器件、切换器件和电压限制器。ESD保护电路可以包括不同电压域的器件。切换器件可以与钳位器件串联以阻止至少一部分电压跨钳位器件而下降。切换器件可以维持比钳位器件更高的最大工作电压。

【技术实现步骤摘要】
【国外来华专利技术】高保持电压、混合电压域静电放电钳位相关申请的交叉引用本申请要求保护2011年12月8日提交的美国临时申请No.61/568,431的权益，通过引入将其并入本文，如同在本文中完全阐述。
本专利技术一般涉及静电放电(ESD)保护、闩锁(LU)防护以及在电气过应力(EOS)情况下的损坏防护。更具体地，本专利技术涉及一种保护集成电路(IC)免受ESD损坏、同时维持高水平的闩锁耐用性和EOS保护的方法。
技术介绍
ESD期间，大电流能够流经能够潜在造成损坏的IC。损坏能够在传导电流的器件内发生，以及在由于大电流见到显著电压降的器件内发生。为了避免由于ESD事件导致的损坏，给IC增加钳位。这些钳位可以分流大ESD电流而不在IC的敏感节点上造成高压。与设计这种ESD钳位相关的一个忧虑是它们可能在正常工作条件下分流电流，其可以导致功能暂时性丧失，有时需要人或其它IC交互来恢复正常工作。此外，如果正常工作期间钳位在低导电(分流)模式下触发，则经过钳位的电流能量可能太高而使得暂时性或永久性损坏能够发生。正常工作期间通常由ESD器件的错误触发造成的增大(电源)电流被称作闩锁事件，并且可能导致功能暂时性丧失、暂时性损坏、或永久性损坏。EOS最经常是由IC引脚处的不需要的高压造成的。克服这些问题的已知方法是通过产生具有高保持电压的ESD钳位。钳位的保持电压是器件能够维持其高导电性状态所处的最低电压。通过将保持电压增加到高于电源电平，ESD钳位被设计成即使正常工作期间被触发也可从闩锁状态释放，使得功能丧失非常短暂。对于诸如汽车的一些应用，保持电压可以远远高于电源电平，以便避免造成功能暂时性丧失的噪声尖峰，或以便允许芯片外ESD保护来分流系统级ESD电流而不触发芯片上的ESD保护。进一步要求ESD保护钳位可以是具有低待机或泄漏电流。对于一些应用，给焊盘增加的电容量也必须最小化。这些忧虑对于高压IC可能是主要问题，其中增加保持电压通常以大的硅面积为代价。用于高压应用的这些ESD钳位的产生通常可以采用多个硅测试运行，以将ESD钳位器件调整成具有期望的保持和触发电压。在高压技术中的又一个忧虑是ESD钳位对ESD事件的响应时间。这些技术中的双极型器件的基区渡越时间可以在同一数量级上或大于ESD事件的上升时间。这样，钳位对ESD事件的反应可能太晚而不能有效保护IC。目前还没有将合理硅面积内可调高保持电压和适当触发电压的优点相结合、无需大规模的工艺调整或大规模、多个测试芯片产生的解决方案。因此，在工业中需要改进的ESD保护钳位，其组合高且可调保持电压、低泄漏、高且可调的触发电压、用于高电流能力的小硅面积及快速有效触发的优点，而不需要多个硅运行以便调整钳位的重要参数。对于防止由于系统内事件的闩锁和误触发的ESD钳位器件，高于电源电压的保持电压可以是令人期待的。通过将来自更低电压域的多个元件串联堆叠能够达到这种保持电压。因为这些元件是为更低电压域设计的，所以堆叠可能表现出高泄漏。在这两种情况下，芯片性能可能由于氧化物可靠性或高泄漏而受到危害。图1示出传统ESD钳位。产生栅极接地的N型金属氧化物半导体(ggNMOS)器件，通常使用具体工艺(process)适应技术来实现良好的ESD特性。具体对于ESD，通常需要附加的掺杂级，这会增加工艺成本。图2示出另一种传统的ESD钳位。高压(HV)硅控整流器(SCR)被开发，其中使用布局和工艺技术对ESD特性进行调整。SCR可以通过一些内部反向结击穿而被触发。
技术实现思路
公开了静电放电(ESD)保护电路，其具有最大焊盘电压的全部或大部分置于其上的高压(HV)开关，调整保持电压的一个或多个低压(LV)保护钳位，以及在正常工作期间对LV保护钳位上电压进行限制的电压限制器电路。能够增加一个或多个触发电路以便给HV开关和/或一个或多个LV保护钳位提供触发信号。触发电路能够在HV开关和/或LV保护钳位内部，或置于外部。用于保护耦接在第一节点和第二节点之间的电路的静电放电(ESD)保护电路的一个实施例可以包含耦接至第一节点的第一电压域的至少一个钳位器件。ESD保护电路可以进一步包含与至少一个钳位器件串联耦接并且耦接至第二节点的第二电压域的切换器件。ESD保护电路可以进一步包含耦接至至少一个钳位器件并且被配置成限制至少一个钳位器件上电压的电压限制器。在一些实施例中，第二电压域的电压电平可以高于第一电压域的电压电平。在一些实施例中，对应于第二电压域的可靠性和泄漏要求的最大电压电平可以高于对应于第一电压域的可靠性和泄漏要求的电压电平。在一些实施例中，至少一个钳位器件可以包括多个串联耦接的钳位器件。在一些实施例中，至少一个钳位器件可以是金属氧化物半导体(MOS)器件。MOS器件可以是低压域MOS器件。MOS器件还可以包含栅极和源极，其中栅极连接至源极。在一些实施例中，MOS器件可以包含栅极、漏极以及源极。钳位器件可以包括至少一个电阻分压器。电阻分压器可以包括具有第一端子电压的第一端子、具有第二端子电压的第二端子以及具有第三端子电压的第三端子。第二端子电压可以是第三端子电压和第一端子电压之间电压差的分压。MOS器件的栅极可以耦接至电阻分压器的第二端子，MOS器件的漏极可以耦接至电阻分压器的第一端子，而MOS器件的源极可以耦接至电阻分压器的第三端子。在一些实施例中，切换器件可以是可控硅整流器(SCR)。SCR可以包括阳极、阴极、第一触发分接头(tap)以及第二触发分接头。在一些实施例中，电压限制器可以是电阻器。在一些实施例中，电压限制器可以是MOS器件。在一些实施例中，ESD保护电路可以进一步包括耦接至切换器件的触发器件。触发器件可以被配置成在ESD事件期间接通切换器件。在一些实施例中，触发器件可以包括至少一个二极管。触发器件可以包括多个二极管。多个二极管可以串联耦接在一起。在一些实施例中，触发器件可以进一步包括MOS器件，其包括漏极、源极以及栅极。触发器件可以进一步包括电阻元件。触发器件的二极管可以耦接在MOS器件的漏极和MOS器件的栅极之间。电阻元件可以耦接在MOS器件的栅极和MOS器件的源极之间。在一些实施例中，SCR的阴极可以耦接至钳位器件的阳极。电压限制器可以耦接在SCR的阴极和第一节点之间，ESD保护器件可以耦接至第一节点。电压限制器可以耦接在SCR的第一触发分接头和第一节点之间。SCR的阳极可以耦接至钳位器件的阴极。电压限制器可以耦接在SCR的阳极和第一节点之间。电压限制器可以耦接在SCR的第二触发分接头和第一节点之间。在一些实施例中，ESD保护电路可以包括耦接在第一节点和SCR的第一触发分接头之间的第一触发器件。第一触发器件可以被配置成在ESD事件期间接通SCR。ESD保护电路可以包括耦接在SCR的第二触发分接头和第二节点之间的第二触发器件。第二触发器件可以被配置成在ESD事件期间接通SCR。SCR可以包括第一触发器件和第二触发器件二者。在另一个实施例中，用于保护电路的ESD保护电路可以耦接在第一节点和第二节点之间。ESD保护电路可以包括至少一个钳位器件，其具有低于受保护电路工作电压的最大电压额定值。ESD保护器件可以进一步包括切换器件和电压限制器。电压限制器可以被配置成将钳位器件电压限制成低于最大电压额定值的电本文档来自技高网...

【技术保护点】
一种用于保护电路的静电放电ESD保护电路，耦接在第一节点和第二节点之间，包含：第一电压域的至少一个钳位器件，其耦接至所述第一节点；第二电压域的切换器件，其与所述至少一个钳位器件串联耦接并且耦接至所述第二节点；以及电压限制器，其耦接至所述至少一个钳位器件并且被配置成限制所述至少一个钳位器件上的电压。

【技术特征摘要】
【国外来华专利技术】2011.12.08 US 61/568,4311.一种静电放电ESD保护电路，被配置成以正常工作模式和ESD工作模式工作，用于保护耦接在第一节点和第二节点之间的电路，所述ESD保护电路包含：至少一个钳位器件，耦接至所述第一节点，其中所述至少一个钳位器件中的每一个是低压器件，其中所述至少一个钳位器件中的每一个在正常工作模式期间具有第一最大电压额定值，并且其中所述至少一个钳位器件中的每一个被配置成在ESD工作模式期间触发并且在正常工作模式期间是关闭的；切换器件，与所述至少一个钳位器件串联耦接并且耦接至所述第二节点，其中所述切换器件是高压器件，其中所述切换器件在正常工作模式期间具有第二最大电压额定值，所述第二最大电压额定值高于在正常工作模式期间的所述第一最大电压额定值，并且其中所述切换器件被配置成在ESD工作模式期间触发并且在正常工作模式期间是关闭的；以及电压限制器，耦接至所述至少一个钳位器件并且被配置成在正常工作模式期间限制所述至少一个钳位器件上的电压。2.根据权利要求1所述的ESD保护电路，其中所述低压器件通过定义所述第一最大电压额定值的第一工艺设计规则形成，并且其中所述高压器件通过定义所述第二最大电压额定值的第二工艺设计规则形成。3.根据权利要求1所述的ESD保护电路，其中对应于所述切换器件的可靠性要求的最大电压电平高于对应于所述至少一个钳位器件的可靠性要求的最大电压电平。4.根据权利要求1所述的ESD保护电路，其中所述至少一个钳位器件包括多个串联耦接的钳位器件。5.根据权利要求1所述的ESD保护电路，其中所述至少一个钳位器件包括至少一个金属氧化物半导体MOS器件。6.根据权利要求5所述的ESD保护电路，其中所述至少一个MOS器件是至少一个低压域MOS器件。7.根据权利要求5所述的ESD保护电路，其中所述至少一个MOS器件中的每个MOS器件都包含栅极和源极，并且其中每个MOS器件的栅极都连接至其相应的源极。8.根据权利要求5所述的ESD保护电路，其中所述至少一个MOS器件中的MOS器件包含栅极、漏极和源极，以及进一步其中所述至少一个钳位器件包括至少一个电阻分压器，所述至少一个电阻分压器包括：具有第一端子电压的第一端子；具有第二端子电压的第二端子；以及具有第三端子电压的第三端子；其中所述第二端子电压是所述第三端子电压和所述第一端子电压之间电压差的分压；以及其中所述MOS器件的栅极耦接至所述至少一个电阻分压器的所述第二端子，所述MOS器件的漏极耦接至所述至少一个电阻分压器的所述第一端子，并且所述MOS器件的源极耦接至所述至少一个电阻分压器的所述第三端子。9.根据权利要求1所述的ESD保护电路，其中所述切换器件是可控硅整流器SCR。10.根据权利要求1所述的ESD保护电路，其中所述电压限制器是电阻器。11.根据权利要求1所述的ESD保护电路，其中所述电压限制器是金属氧化物半导体MOS器件。12.根据权利要求1所述的ESD保护电路，进一步包含耦接至所述切换器件的触发器件，所述触发器件被配置成在ESD模式期间接通所述切换器件。13.根据权利要求12所述的ESD保护电路，其中所述触发器件包含至少一个二极管。14.根据权利要求13所述的ESD保护电路，其中所述触发器件进一步包含：包括漏极、源极和栅极的MOS器件；以及电阻元件；其中所述至少一个二极管耦接在所述MOS器件的漏极和所述MOS器件的栅极之间，并且进一步其中所述电阻元件耦接在所述MOS器件的栅极和所述MOS器件的源极之间。15.根据权利要求9所述的ESD保...

【专利技术属性】
技术研发人员：S·范韦梅尔斯，B·范坎普，O·马里查，J·范德博特，
申请(专利权)人：索菲克斯公司，
类型：发明
国别省市：比利时;BE