本发明专利技术提供一种具备在使用时需要初始化的串行总线的数据处理装置，即使在采用了在使用时需要基于引导程序初始化的串行总线，也能够不必按照处理器的个数的增加使引导ROM的个数增加，来使串行总线初始化。数据处理装置(1)具备第1处理器(2-i(i=1、2、……、n))，进行基于第1引导程序(Pj)的初始化；芯片组(4)，具有存储第1引导程序(Pj)的第1存储器以及读出第1引导程序(Pj)的存储器控制器(4b)；第2总线(5-i)，其处于存储器控制器(4b)和第1处理器(2-i)之间，在使用时不需要基于引导程序初始化；以及第1总线(3-i)，其连接在处理器(2-i)上，在使用时需要基于引导程序(P)初始化。
【技术实现步骤摘要】
【专利摘要】本专利技术提供一种具备在使用时需要初始化的串行总线的数据处理装置，即使在采用了在使用时需要基于引导程序初始化的串行总线，也能够不必按照处理器的个数的增加使引导ROM的个数增加，来使串行总线初始化。数据处理装置(1)具备第1处理器(2-i(i=1、2、……、n))，进行基于第1引导程序(Pj)的初始化；芯片组(4)，具有存储第1引导程序(Pj)的第1存储器以及读出第1引导程序(Pj)的存储器控制器(4b)；第2总线(5-i)，其处于存储器控制器(4b)和第1处理器(2-i)之间，在使用时不需要基于引导程序初始化；以及第1总线(3-i)，其连接在处理器(2-i)上，在使用时需要基于引导程序(P)初始化。【专利说明】具备在使用时需要初始化的串行总线的数据处理装置
本专利技术涉及一种具备在使用时需要初始化的串行总线的数据处理装置。
技术介绍
以CNC(数值控制装置)、机器人控制器等为代表的数据处理装置具备:1个以上的处理器、与处理器共同实现预定的功能的芯片组、用于在处理器和芯片组之间进行数据交换的总线、存储用于数据处理装置接入电源后进行初始化的引导程序的引导ROM等。以往使用并行总线(例如专利文献1、2)作为这种数据处理装置具备的总线。近年来，为了更加迅速地进行处理器和芯片组之间的数据交换，出现了将PCIExpress等串行总线用作数据处理装置的总线从而取代并行总线的趋势。如把处理器作为根组件的PCI Express那样，存在使用时无法从芯片组一侧初始化的串行总线。这样的串行总线在使用时需要处理器基于引导程序进行初始化。这时，处理器无法通过该串行总线获得引导程序。因此，为了使处理器在数据处理装置接入电源后进行初始化，需要采用在使用时不需要基于引导程序初始化的引导总线，对处理器外置引导ROM。当在数据处理装置中采用在使用时需要基于引导程序初始化的串行总线时，为了对串行总线进行初始化，需要随着在数据处理装置中设置的处理器的个数的增加，增加引导ROM的个数。因此，产生了引导ROM的安装面积及成本增加的不良。专利文献专利文献I日本特开2002-140205号公报专利文献2日本特开2003-114800号公报
技术实现思路
本专利技术的目的在于提供一种数据处理装置，即使在采用了在使用时需要基于引导程序初始化的串行总线的情况下，能够不必按照处理器的个数的增加使引导ROM的个数增加，来使串行总线初始化。本专利技术的数据处理装置的特征为具备:1个以上的第I个数的第I处理器，其根据用于进行电源接通后的初始化的第I引导程序进行初始化；第I总线，其连接在第I处理器上，在使用时需要基于第I引导程序的初始化；芯片组，其具有存储第I引导程序的I个以上且第I个数以下的第2个数的第I存储器以及读出存储在第I存储器中的第I引导程序的存储器控制器；第I个数的第2总线，其为了将存储器控制器读出的第I引导程序提供给第I处理器，处于存储器控制器和第I处理器之间，在使用时不需要基于第I引导程序的初始化。优选芯片组还具备引导控制部，其进行第I处理器的启动的定时的控制、第I处理器的重新启动的定时的控制、以及对第2总线的访问控制中的至少一个。优先本专利技术的数据处理装置还具备:非易失性的第2存储器，其存储用于进行电源接通后的初始化的第2引导程序；第3总线，其为了将存储在第2存储器中的第2引导程序提供给第I处理器，处于第2存储器和第I处理器之间，在使用时不需要第I处理器基于引导程序的初始化，为了第I处理器在启动时执行第I引导程序和第2引导程序中的任意一方，引导控制部选择存储在第I存储器中的第I引导程序和存储在第2存储器中的第2引导程序中的任意一方。优先本专利技术的数据处理装置还具备非易失性的第2存储器，其存储用于进行电源接通后的初始化的第2引导程序，第2总线中的至少一个具有:第I部分，其为了将存储器控制器读出的第I引导程序提供给第I处理器，处于存储器控制器和第I处理器之间；第2部分，其为了将存储在第2存储器中的第2引导程序提供给第I处理器，处于第I部分和第I处理器之间，为了第I处理器在启动时执行第I引导程序和第2引导程序中的任意一方，引导控制部选择存储在第I存储器中的第I引导程序和存储在第2存储器中的第2引导程序中的任意一方。优先本专利技术的数据处理装置还具备:非易失性的第2存储器，其存储用于进行电源接通后的初始化的第2引导程序；第3总线，其为了将存储在第2存储器中的第2引导程序提供给第I处理器，处于第2存储器和存储器控制器之间，在使用时不需要第I处理器基于引导程序的初始化，为了第I处理器在启动时执行第I引导程序和第2引导程序中的任意一方，引导控制部选择存储在第I存储器中的第I引导程序和存储在第2存储器中的第2引导程序中的任意一方。优先第I引导程序是在第2存储器中进行第2引导程序的写入的程序。优先第I存储器是能够通过存储器控制器改写的存储器，数据处理装置还具备:1个以上的第3个数的第2处理器；第3个数的第4总线，其为了将存储器控制器在第I存储器中写入的第I引导程序从第2处理器提供给存储器控制器，处于第2处理器和存储器控制器之间。优先第I存储器是能够通过存储器控制器改写的存储器，数据处理装置还具备:1个以上的第4个数的LSI ;处于LSI和存储器控制器之间的第5总线，将存储器控制器在第I存储器中写入的第I引导程序从LSI经由第5总线提供给存储器控制器。优先还具备通过无线或有线进行通信的收发器，收发器接收从存储了引导程序的外部设备发送的引导程序，经由LS1、第5总线以及存储器控制器将其存储在第I存储器中；收发器接收从外部设备发送的指令，经由LSI以及第5总线将其传递给引导控制部，第I处理器按照指令执行引导程序。根据本专利技术，即使在采用了在使用时需要基于引导程序初始化的串行总线的情况下，能够不必按照处理器的个数的增加使引导ROM的个数增加，来使串行总线初始化。【专利附图】【附图说明】图1是本专利技术的数据处理装置的第I实施方式的框图。图2是本专利技术的数据处理装置的第2实施方式的框图。图3是本专利技术的数据处理装置的第3实施方式的框图。图4是本专利技术的数据处理装置的第4实施方式的框图。图5是本专利技术的数据处理装置的第5实施方式的框图。图6是本专利技术的数据处理装置的第6实施方式的框图。图7是本专利技术的数据处理装置的第7实施方式的框图。【具体实施方式】 以下参照附图对本专利技术的数据处理装置进行说明。对图中相同的结构要素标注相同符号。图1是本专利技术的数据处理装置的第I实施方式的框图。图1所示的数据处理装置I为CNC，具备作为第I个数的η (η为2以上的整数)个的作为第I处理器的处理器2_i (i=l、2、……、n)、n个的作为第I总线的串行总线3-1、芯片组4、以及η个的作为第2总线的引导总线5-1。处理器2-1分别进行数据处理装置I接入电源后的初始化及各种处理。初始化基于后面说明的作为第I引导程序的引导程序Pj(j=l、2、……、m)进行。在各种处理中包含基于试验程序的试验等，该试验程序用于调查处理器2-1执行的程序(例如引导程序Pj)是否存在故障。本实施方式中，处理器2-n作为主处理器发挥功能，其他处理器作为子处理器发挥功能。串行总线3-1为了进行处理器2-1与RAM等外部电路(图中未显本文档来自技高网...
【技术保护点】
一种数据处理装置，其特征在于，具备：1个以上的第1个数（n）的第1处理器(2‑i)，其根据用于进行电源接通后的初始化的第1引导程序(Pj)进行初始化，i=1、2、……、n，j=1、2、……、m；第1总线(3‑i)，其连接在所述第1处理器(2‑i)上，在使用时需要基于所述第1引导程序(Pj)的初始化；芯片组(4)，其具有存储所述第1引导程序(Pj)的1个以上且所述第1个数（n）以下的第2个数（m）的第1存储器(4a‑j)以及读出存储在所述第1存储器(4a‑j)中的第1引导程序(Pj)的存储器控制器(4b)；所述第1个数(n)的第2总线(5‑i)，其为了将所述存储器控制器(4b)读出的第1引导程序(Pj)提供给所述第1处理器(2‑i)，处于所述存储器控制器(4b)和所述第1处理器(2‑i)之间，在使用时不需要基于所述第1引导程序(Pj)的初始化。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：中村稔，三好高史，
申请(专利权)人：发那科株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。