用于提升走线资源的集成电路结构及方法技术

本发明专利技术公开了一种用于提升走线资源的集成电路结构及方法，该方法包括：步骤A：提供包括有若干单元块的单元库，单元块具有沿至少两个方向延伸的单元块区域，单元块区域的底层包括具有有源区域、扩散区域及栅极带区域的MOS管区域；的单元块区域的导体层包括若干导体、电源线、地线；步骤B：于版图中设定第一区域、第二区域，并于第一方向布设单元块于第一区域，于第二方向布设单元块于第二区域，其中，第一、第二区域分别设置有结构上相互对应的电性连接部，进行匹配的电性连接。通过本发明专利技术的技术方案，可以增加20％左右的走线资源，同时也可以增加电源线和地线连接的灵活性。

【技术实现步骤摘要】
用于提升走线资源的集成电路结构及方法
本专利技术涉及集成电路设计领域，尤其是一种能够提升走线资源的集成电路结构及方法。
技术介绍
目前，集成电路(IC)正在向高速化、小型化以及低功耗化的方向发展。在集成电路制造过程中，很多的IC制造企业会向IC设计企业提供符合其工艺标准的标准单元库电路，以便于IC设计企业使用。这些由IC制造企业提供的单元库电路往往具有较大的面积，不利于减小晶圆的面积，并导致IC的生产成本提升。另外，在集成电路版图的布局中，一般遵循“L”形布局的规则。现有技术中，第一金属层在L形数字布局布线中的走线方向基本上均是水平方向，类似地，第三、五等奇数金属层的走线方向也与第一金属层的走线方向一致。同样，第二金属层的走线方向垂直水平方向，类似地，第四、六等偶数层的金属走线方向也一致，并且奇数层的金属走线方向垂直于偶数层的金属走线方向。大多数的集成电路仅会用到3-4层的金属，且第四金属层的布线较少，因此，在偶数层的走线资源基本上取决于第二金属层，并且这种布线方法虽然可以使得集成电路获得较佳的信号传输的匹配性，但在数字后端做布局布线时，容易造成走线资源紧张。因此，如何基于现有的工艺标准，并且不影响电路性能，对集成电路的版图布局、结构进行改进，从而增加走线资源，是当前亟需解决的一个技术问题。
技术实现思路
基于以上考虑，如果提出一种能够保证电路布局的匹配性且提高电路走线资源的方法与电路结构，将是非常有利的。根据本专利技术的一方面，提出了一种基于单元库的集成电路设计方法，包括：步骤A：提供包括有若干单元块的单元库，所述单元块具有沿至少两个方向延伸的单元块区域，所述单元块区域的底层包括具有有源区域、扩散区域及栅极带区域的MOS管区域；所述的单元块区域的导体层包括若干导体、电源线、地线；步骤B：于版图中设定第一区域、第二区域，并于第一方向布设所述单元块于所述第一区域，于第二方向布设所述单元块于所述第二区域，其中，所述第一、第二区域分别设置有结构上相互对应的电性连接部，进行匹配的电性连接。根据本专利技术的一个实施例，所述步骤B中还包括：于版图中设定第三区域，并于所述第三区域布设电性连通所述第一区域与第二区域的辅助单元块。根据本专利技术的一个实施例，所述辅助单元块设置有：包括有源区域、扩散区域的底层区域，所述底层区域与所述MOS管区域衔接；所述辅助单元块还设置有：电源极与地极，其与所述导体层相接。根据本专利技术的一个实施例，所述步骤B中，还包括通过预设的网表对所述单元块于版图中进行布局。根据本专利技术的一个实施例，所述第一方向与第二方向之间的角度为：45度至135度。根据本专利技术的一个实施例，所述单元块的内部的导体层存在至少一条电性连通所有单元块的金属走线，所述金属走线为信号线、电源线、地线之一。根据本专利技术的一个实施例，所述若干单元块为：组合逻辑门或时序逻辑门。本专利技术的另一方面提出了一种基于单元库形成的集成电路结构，其包括：若干单元块，所述单元块包括沿至少两个方向延伸的单元块区域，所述单元块区域的底层包括具有有源区域、扩散区域及栅极带区域的MOS管区域，所述单元块区域的导体层包括有若干导体、电源线、地线；第一区域，包括于第一方向设置的至少一个单元块；第二区域，包括于第二方向设置的至少一个单元块；其中，所述第一区域与第二区域分别设置有：结构上相互对应的电性连接部，进行匹配的电性连接。根据本专利技术的一个实施例，所述集成电路结构还包括：第三区域，其包括电性连通第一区域与第二区域的辅助单元块。根据本专利技术的一个实施例，所述的辅助单元块设置有：包括有源区域、扩散区域的底层区域，所述底层区域与所述MOS管区域衔接；所述辅助单元块还设置有：电源极与地极，其与所述导体层衔接。根据本专利技术的一个实施例，所述单元块基于预设的网表布局于所述版图中。根据本专利技术的一个实施例，所述第一方向与第二方向之间的角度为：45度至135度。根据本专利技术的一个实施例，所述单元块的内部的导体层存在至少一条电性连通所有单元块的金属走线，所述金属走线包括信号线、电源线、地线中的一个或多个。根据本专利技术的一个实施例，所述单元块为：组合逻辑门或时序逻辑门。根据本专利技术的一个实施例，所述单元块定义于半导体衬底中，其分别具有相同的高度。本专利技术通过改变集成电路中各单元块的布局，能够在确保电路性能的情况下，提升走线资源，极大地方便了数字后端的布线，并且降低了成本。利用本专利技术的技术方案，可以增加20％左右的走线资源，同时也可以增加电源线和地线连接的灵活性。本专利技术的各个方面将通过下文中的具体实施例的说明而更加清晰。附图说明通过参照附图并阅读以下所作的对非限制性实施例的详细描述，本专利技术的其它特征、目的和优点将会变得更明显。图1是依据本专利技术实施例的集成电路设计方法的流程图；图2为依据本专利技术实施例的第一金属层在L形数字布局布线中的示意图；图3为依据本专利技术实施例的辅助单元块的示意图；图4为依据本专利技术实施例的另一种类型的辅助单元块的示意图；图5为依据本专利技术实施例的辅助单元块在集成电路版图中的应用示意图。在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置(模块)或步骤。具体实施方式在以下优选的实施例的具体描述中，将参考构成本专利技术一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本专利技术的特定的实施例。示例的实施例并不旨在穷尽根据本专利技术的所有实施例。可以理解，在不偏离本专利技术的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本专利技术的范围由所附的权利要求所限定。图1是依据本专利技术实施例的集成电路设计方法的流程图。首先，执行步骤S11：提供包括有若干单元块的单元库。在该步骤中，单元块(Cell)的区域沿至少两个方向延伸(譬如，矩形)，每个单元块区域的底层包括MOS管区域和导体层，其中，MOS管区域包括有源区域、扩散区域及栅极带区域，导体层包括若干导体、电源线、地线。接着，执行步骤S12：在版图中设定第一、第二区域。在该步骤中，第一、第二区域分别对应着走线方向的第一、二方向，以供布设相应的单元块。然后，执行步骤S13：分别于第一、二方向布设单元块于第一、二区域。在该步骤中，将把单元块分别以第一、第二方向进行布设，具体地，在第一方向布设单元块于第一区域，在第二方向布设单元块于第二区域。相较于现有技术，本实施例中连接单元块的金属线将不再只是具有一个走线方向，而是具有两个走线方向。最后，执行步骤S14：于版图中设置第三区域，并于第三区域设置辅助单元块。在该步骤中，辅助单元块包括有源区域、扩散区域的底层区域，该底层区域与上述的MOS管区域衔接；辅助单元块还设置有：电源极与地极，其与上述的导体层衔接。通过辅助单元块，可以使得第一、二区域的各层对应地连接，使得电路具有更好的匹配性。可以理解的是，上述的第一方向与第二方向之间的角度为：45度至135度，譬如，90度。优选的，单元块的内部的导体层存在至少一条电性连通所有单元块的金属走线，该金属走线为信号线、电源线、地线之一。可以理解的是，单元块可以为组合逻辑门或时序逻辑门。图2为依据本专利技术实施例的第一金属层在L形数字布局布线中的示意图。如图所示，单元块在第一区域A1、第二区域A2的分布方向的夹角呈90度。多个单元块本文档来自技高网...

【技术保护点】
一种基于单元库的集成电路设计方法，其特征在于，包括如下步骤：A：提供包括有若干单元块的单元库，所述单元块具有沿至少两个方向延伸的单元块区域，所述单元块区域的底层包括具有有源区域、扩散区域及栅极带区域的MOS管区域；所述的单元块区域的导体层包括若干导体、电源线、地线；B：于版图中设定第一区域、第二区域，并于第一方向布设所述单元块于所述第一区域，于第二方向布设所述单元块于所述第二区域，其中，所述第一、第二区域分别设置有结构上相互对应的电性连接部，进行匹配的电性连接。

【技术特征摘要】
1.一种基于单元库的集成电路设计方法，其特征在于，包括如下步骤：A：提供包括有若干单元块的单元库，所述单元块具有沿至少两个方向延伸的单元块区域，所述单元块区域的底层包括具有有源区域、扩散区域及栅极带区域的MOS管区域；所述的单元块区域的导体层包括若干导体、电源线、地线；B：于版图中设定第一区域、第二区域，并于第一方向布设所述单元块于所述第一区域，于第二方向布设所述单元块于所述第二区域，其中，所述第一、第二区域分别设置有结构上相互对应的电性连接部，使得在对应的电性连接部之间进行匹配的电性连接，其中所述步骤B中还包括：于版图中设定第三区域，并于所述第三区域布设电性连通所述第一区域与第二区域的辅助单元块，以及其中所述辅助单元块设置有：包括有源区域、扩散区域的底层区域，所述底层区域与所述MOS管区域衔接；所述辅助单元块还设置有：电源极与地极，其与所述导体层相接。2.根据权利要求1所述的集成电路设计方法，其特征在于，所述步骤B中，还包括通过预设的网表对所述单元块于版图中进行布局。3.根据权利要求1所述的集成电路设计方法，其特征在于，所述第一方向与第二方向之间的角度为：45度至135度。4.根据权利要求3所述的集成电路设计方法，其特征在于，所述单元块的内部的导体层存在至少一条电性连通所有单元块的金属走线，所述金属走线为信号线、电源线、地线之一。5.根据权利要求1所述的集成电路设计方法，其特征在于，所述若干单元块为：组合逻辑门或时序逻辑门。...

【专利技术属性】
技术研发人员：赵立新，俞大立，柳雅琳，庄群峰，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：上海;31