一种阶梯式沟槽MOS肖特基二极管器件制造技术

本发明专利技术公开了一种阶梯式沟槽MOS肖特基二极管器件，包括N+半导体衬底；N-外延层，位于N+半导体衬底上；N-外延层上加工阶梯状的沟槽结构；梯形沟槽内壁生长氧化层；N-外延层上及沟槽内生长肖特基接触的阳极金属；N+衬底下面生长欧姆接触的阴极金属。所述的沟槽结构是由两个直角沟槽形成阶梯状沟槽；即N-外延层的截面为周期性排列的凸出状。将传统TMBS里面的直角沟槽的上部沟槽宽度变宽，这样能有效的调节沟槽中不同部位的电场耦合作用，从而调节沟槽中间有源区不同深度处电场强度。使用该结构可以保持在击穿电压不减小、正向导通电压只是略有增加的情况下，实现漏电的大幅降低。

【技术实现步骤摘要】
一种阶梯式沟槽MOS肖特基二极管器件
本专利技术属于功率整流器件领域，具体的说是一种低功耗、超高速半导体整流器件，广泛应用于开关电源、变频器、驱动器等电路，做高频、大电流整流二极管、续流二极管、保护二极管使用，或在微波通信等电路中做整流二极管、小信号检波二极管。
技术介绍
在高频应用和节能环保意识的推动下，对广泛应用于电子产品的整流二极管电学性能的要求也越来越高。整流二极管在向着快恢复、低漏电和低的正向导通压降发展。肖特基二极管由于其低的正向导通压降和快速的反向恢复时间，在功率整流器件中得到了广泛的应用，像用到1MHz～3MHz的开关电源(SMPS)，普通的二极管，甚至是快速恢复外延二极管(FRED)和超快速恢复二极管(UFRD)都不能满足需求。但是由于肖特基二极管中少数载流子的存储效应很小，所以其频率响应仅为RC时间常数限制，因而，他是高频和快速开关的理想器件。但是在传统的平面硅肖特基二极管中，由于其反向漏电主要来自于热电子发射，而不是p-n结一样来自于产生复合电流。因此，在相同的面积和电压下，平面肖特基结二极管的反向漏电流比p-n结大很多。沟槽式MOS势垒肖特基(TMBS)也是在此发展过程中应运而生。TMBS在诸多应用领域都有不可替代的优势：除了适应高频高压的需求，在相比传统整流器，MOS具有的低漏电和低正向导通电压，可以实现节能环保，顺应市场的发招趋势。之所以具有如此优越的性能，主要在于在该结构中，相较与平面肖特基二极管新加入的mos结构和沟槽结构，通过电场耦合作用改变了一定电压下的电场强度分布，将电场强度的最大值从肖特基结处转移到了硅的内部，有效的抑制了反向偏压下由镜像力引起的肖特基势垒降低效应，从而减小了肖特基结的反向漏电流；同时由于电场强度分布曲线的形状的改变，使得TMBS与传统的平面肖特基器件相比，在相同的电压下，器件中的最大电场强度值降低，从而可以使用更高的外延浓度来达到相同的击穿电压，也就改善了正向导通电压。自从TMBS结构器件被专利技术以来，不少研究者致力于通过改变TMBS器件的参数来进一步提高器件性能。如Baliga等通过改善有源区的掺杂分布来改善器件的击穿电压，但是同时也导致了其反向漏电流的增加。Juang等通过在沟槽底部引入p-n结来改善器件在沟槽底部的电场强度分布，达到增加击穿电压的作用等。但是作为TMBS结构器件中非常关键的沟槽结构，对沟槽形状如何影响二极管的电学特性尚未见深入的报道。本专利设计了一种新结构沟槽—阶梯型沟槽TMBS器件,并且通过使用器件模拟软件Medici对器件性能进行了模拟。模拟结果表明，阶梯TMBS与传统TMBS相比，可以在击穿电压不减小，正向导通电压只是略有增加的情况下，漏电实现大幅度的降低。
技术实现思路
本专利技术目的是，提出一种新结构的阶梯式沟槽肖特基二极管器件，通过将传统的TMBS里面的直角沟槽的上部沟槽变宽，从而得到了使用两个直角的阶梯沟槽，这样能有效的调节沟槽中不同部位的电场耦合作用，从而调节沟槽中间有源区不同深度处电场强度，实现了在保持击穿电压不减小,正向导通电压只是略有增加的情况下，实现漏电的大幅降低。本专利技术的技术方案是，一种阶梯式沟槽MOS肖特基二极管器件，包括N+半导体衬底；N-外延层位于N+半导体衬底上；N-外延层上加工成阶梯状的沟槽结构；梯形沟槽内壁生长氧化层；N-外延层上及沟槽内生长肖特基接触的阳极金属；N+衬底下面生长欧姆接触的阴极金属。进一步的，所述的沟槽结构是由两个直角沟槽形成阶梯状沟槽。N-外延层的截面为周期性排列的凸出状。进一步的，所述的N+半导体衬底的掺杂浓度在1×1018cm-3以上。进一步的，所述的N-外延层的掺杂浓度在5×1017cm-3以下。所述的N-外延层的掺杂浓度是均匀分布，或者是线性分布，或者是阶梯分布，或者是类高斯分布，或者是任意分布。所述的N-外延层的厚度大于4um。梯形沟槽内壁生长的氧化层厚度大于1000A。沟槽的宽度上下不同，上部沟槽的宽度大于下部的沟槽，即中间凸出的阶梯状的沟槽(中间凸出的两边为沟槽，一般包括多单元阵列的结构)。本专利技术是一种改善漏电的阶梯状沟槽式肖特基二极管器件，包括N+半导体衬底；N-外延层，位于N+半导体衬底上；N-外延层上加工阶梯状的沟槽结构；梯形沟槽内壁生长氧化层；N-外延层上及沟槽内生长肖特基接触的阳极金属；N+衬底下面生长欧姆接触的阴极金属；优选的技术方案中，沟槽式肖特基二极管中的沟槽将不再使用上下同样的宽度，而是使用上部宽度大于下部宽度的沟槽，这样的结果会使得在两个沟槽中间部位的有源区中，电场强度随深度有着更合适的分布：在肖特基结处的电场强度会显著减小，同时由于在上部沟槽直角处的直角效应的作用，使得沟槽内部的场强增强。这样的分布导致了器件漏电的大幅减小，同时器件可以有略微增加的击穿电压，而正向导通电压只是因为器件上部沟槽间有源区宽度减小而略微有所增加；本专利技术阶梯状沟槽式肖特基二极管使用的沟槽宽度，上部宽度与下部宽度之比为1：0.5-0.65。本专利技术的有益效果在于：本专利技术的阶梯状沟槽肖特基二极管，将传统TMBS里面的直角沟槽的上部沟槽宽度变宽，成为使用两个直角的阶梯沟槽，这样能有效的调节沟槽中不同部位的电场耦合作用，从而调节沟槽中间有源区不同深度处电场强度。模拟结果显示，使用该结构可以保持在击穿电压不减小、正向导通电压只是略有增加的情况下，实现漏电的大幅降低。通过合理的利用减小沟槽间间距所带来的沟槽间有源区内电场强度减小的效应，和沟槽中氧化层与金属及有源区之间的直角沟槽所带来的电场强度增大的效应，达到使得有源区内靠近肖特基结处的电场强度减弱，远离肖特基结处的上部沟槽底部附件的有源区内的电场强度增强的效果，从而实现了可以在击穿电压不减小，正向导通电压只是略有增加的情况下，漏电实现大幅度的降低，且工艺控制相对容易。附图说明图1为本专利技术的结构示意图。图2为本专利技术对特定参数的传统TMBS器件改善前后，及仅通过减小传统TMBS有源区宽度的器件的IV电学特性的对比图。(a)反向IV电学特性对比图；(b)正向IV电学特性对比图。图3为本专利技术对特定参数的传统TMBS器件改善前后的电场强度分布对比图。(a)40V下沿器件沟槽边缘的电场强度分布图(从肖特基结所处于的平面到外延与衬底的交界所处的平面处)；(b)40V下器件沟槽间有源区中间部位处的电场强度分布图(从肖特基结所处于的平面到外延与衬底的交界所处的平面处)。图4为阶梯沟槽电学性能随上部沟槽间有源区的宽度和深度的变化曲线，(a)阶梯沟槽TMBS器件的击穿电压(在电流密度达到时1mA/cm2所对应的电压)随上部有源区宽度的变化曲线；(b)阶梯TMBS的漏电流密度(45V下的漏电流密度)随上部有源区宽度的变化曲线；(c)阶梯沟槽TMBS器件的正向导通电压(在电流密度达到时103A/cm2所对应的电压)随上部有源区宽度的变化曲线；(d)阶梯TMBS的击穿电压随上部沟槽深度的变化曲线；(e)阶梯TMBS的漏电流密度随上部沟槽深度的变化曲线；(f)阶梯TMBS的正向导通电压随上部沟槽深度的变化曲线。其中各图中直线所对应的纵坐标值为有源区宽度为0.7μm的传统TMBS二极管的相关性能数值。具体实施方式为了更为具体的描述本专利技术，下面结合附图及本文档来自技高网...

【技术保护点】
一种阶梯式沟槽MOS肖特基二极管器件，包括N+半导体衬底；N‑外延层，位于N+半导体衬底上；N‑外延层上加工阶梯状的沟槽结构；其特征在于：梯形沟槽内壁生长氧化层；N‑外延层上及沟槽内生长肖特基接触的阳极金属；N+衬底下面生长欧姆接触的阴极金属。

【技术特征摘要】
1.一种阶梯式沟槽MOS肖特基二极管器件，包括N+半导体衬底；N-外延层，位于N+半导体衬底上；N-外延层上加工阶梯状的沟槽结构；其特征在于：梯形沟槽内壁生长氧化层；N-外延层上及沟槽内生长肖特基接触的阳极金属；N+衬底下面生长欧姆接触的阴极金属；所述的沟槽结构是由两个直角沟槽形成阶梯状沟槽；即N-外延层的截面为周期性排列的凸出状；所述的N+半导体衬底的掺杂浓度在1×1018cm-3以上；所述的N-外延层的掺杂浓度在5×1017cm-3以下；所述的N-外延层的...

【专利技术属性】
技术研发人员：蔡银飞，翟东媛，赵毅，施毅，
申请(专利权)人：杭州启沛科技有限公司，南京大学，
类型：发明
国别省市：浙江;33