当前位置: 首页 > 专利查询>李思敏专利>正文

双高阻层槽形栅多晶硅结构的联栅晶体管制造技术

技术编号:10269828 阅读:141 留言:0更新日期:2014-07-30 20:19
本发明专利技术涉及一种双高阻层槽形栅多晶硅结构的联栅晶体管,在其下层为N+型低电阻率层、上层为N型高电阻率层的硅衬底片的上表面有多个N+型的高掺杂浓度的发射区,该发射区的上面连接着N+型的掺杂多晶硅层,其特点是:所述硅衬底片的N型高电阻率层分为上下两层,N型高电阻率层的上层的电阻率高于N型高电阻率层的下层的电阻率;下层的电阻率为2-9Ω·cm;下层的厚度为13-40μm。本发明专利技术的优点是:能用较小管芯做较高的功率,抗冲击能力强,具有高性价比和高可靠性的功效。

【技术实现步骤摘要】

【技术保护点】
一种双高阻层槽形栅多晶硅结构的联栅晶体管,在其下层为N+型低电阻率层、上层为N型高电阻率层的硅衬底片的上表面有多个N+型的高掺杂浓度的发射区,该发射区的上面连接着N+型的掺杂多晶硅层,该掺杂多晶硅层与发射极金属层连接,每个发射区的周围有P型的基区,基区的侧下面连着掺杂浓度比基区高、深度比基区深度深的P+型的槽形栅区,槽形栅区中的每条槽的底面和侧面都覆盖着绝缘层,栅区与栅极金属层相连,硅衬底片的上层位于基区以下和栅区以下的部分为集电区,硅衬底片的下层是集电极,集电极的下表面与集电极金属层相连,其特征在于:所述硅衬底片的N型高电阻率层分为上下两层,N型高电阻率层的上层的电阻率高于N型高电阻率层的下层的电阻率;所述硅衬底片的N型高电阻率层的下层的电阻率为2‑9Ω·cm;所述硅衬底片的N型高电阻率层的下层的厚度为13‑40μm。

【技术特征摘要】

【专利技术属性】
技术研发人员:李思敏
申请(专利权)人:李思敏
类型:发明
国别省市:北京;11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1