一种低存储容量的Turbo码译码器及其设计方法技术

本发明专利技术提供一种低存储容量的Turbo码译码器及其设计方法，包括BMUα和BMUβ，所述BMUβ与LIFO SMC存储器相连，所述BMUα与LIFO SMC存储器均连接至后验概率LLR计算单元，所述BMUβ和LIFO SMC存储器之间通过一个压缩计算单元相连，所述LIFO SMC存储器和后验概率LLR计算单元之间通过一个再生计算单元相连，所述压缩计算单元对后向度量进行排序构造序号数组并计算增量值，所述序号数组与增量值存储于所述LIFO SMC存储器中，所述再生计算单元访问所述LIFO SMC存储器中的序号数组与增量值，估算后向度量。本发明专利技术所提供的Turbo译码器，LIFO SMC容量降低效果更好，不仅适用于单比特Turbo码，也适用于双二元的Turbo码，使低LIFO SMC容量译码器结构设计方案得到了统一。

【技术实现步骤摘要】
一种低存储容量的Turbo码译码器及其设计方法
本专利技术涉及通信
，更具体的说，涉及一种低存储容量的Turbo码译码器及其设计方法。
技术介绍
Turbo码是一类具有逼近香农极限的纠错码，可以提高系统容量和通信服务质量，目前在现代大容量宽带通信系统中得到了广泛的应用，并形成了一系列的技术标准，如第三代移动通信的3GPP标准，全球微波互联接入WiMAX，第四代宽带大容量无线通信系统802.16m等。在采用Turbo码的接收机中，Turbo码的译码器结构设计对接收机整体性能具有非常重要的影响。经典的Turbo码分量译码器结构如图1所示，该分量译码器工作过程如下：1)按时序从后向前读取接收机软比特值和先验概率LLR(对数似然比)，在BMUβ(后向度量计算单元)中计算分支度量；2)在后向度量计算单元中，从后向前递归计算后向度量，并将后向度量值存放在LIFOSMC(后进先出的状态度量缓存)中；3)按时序从前向后读取接收机软比特值和先验概率LLR，在BMUα(前向度量计算单元)中计算分支度量；4)在前向度量计算单元，递归计算前向度量；5)利用BMUα计算的分支度量，前向递归计算的前向度量，以及访问LIFOSMC存储器读取的后向度量，计算后验概率LLR，然后在外信息计算单元计算出外信息值。由于前向度量与后向度量的计算方向正好相反，分量译码器中须有大容量的后进先出LIFOSMC，写入递归计算的后向度量值；而在计算后验概率LLR时，又须访问LIFOSMC才能读出后向度量值。在Turbo码译码器的硬件实现中，大容量的LIFOSMC增加了芯片面积，扩大了静态工作电流；对LIFOSMC频繁的访问操作，则扩大了译码器的动态工作电流。与LIFOSMC相关的功耗，占整个译码器功耗的50％以上。为降低译码器的功耗，一个有效的策略是以增加计算量为代价，减少对LIFOSMC的访问次数或LIFOSMC容量。对于单比特的Turbo码，可设置反转计算单元和反转标志寄存器，先用反转计算单元测试度量值的反向计算可能性，将那些不能被反转计算的度量值标志存放起来。之后，根据反转计算标志，对于能被反转计算的度量值，通过反转计算得到，而不必访问LIFOSMC；不能被反转计算的度量值，则通过访问LIFOSMC得到，从而有效降低了对LIFOSMC的访问次数。对于双二元Turbo码，因其网格图比单比特Turbo码要复杂的多，使得反转计算法过于复杂，且译码延时较大，又提出了追溯计算的译码器设计方法。在这种方法中，LIFOSMC存储的是度量差值和符号比特，使得LIFOSMC的位宽更小；利用度量差值和符号比特，追溯计算单元又能恢复出对应的度量值，从而降低了LIFOSMC的容量。
技术实现思路
针对上述现有技术中存在的技术问题，本专利技术提供一种低存储容量的Turbo码译码器及其设计方法，更大幅度降低了LIFOSMC容量，不仅适用于单比特Turbo码，也适用于双二元的Turbo码，使低LIFOSMC容量译码器结构设计方案得到了统一。为达到上述目的，本专利技术所采用的技术方案如下：一种低存储容量的Turbo码译码器，包括BMUα(前向度量计算单元)和BMUβ(后向度量计算单元)，所述BMUβ与LIFOSMC存储器相连，所述BMUα与LIFOSMC存储器均连接至后验概率LLR计算单元，所述BMUβ和LIFOSMC存储器之间通过一个压缩计算单元相连，所述LIFOSMC存储器和后验概率LLR计算单元之间通过一个再生计算单元相连，所述压缩计算单元对后向度量进行排序构造序号数组并计算增量值，所述序号数组与增量值存储于所述LIFOSMC存储器中，所述再生计算单元访问所述LIFOSMC存储器中的序号数组与增量值，估算后向度量。所述压缩计算单元包括排序模块。所述排序模块包括比较单元。所述再生计算单元包括递归加计算模块。所述再生计算单元包括序号重排模块。一种低存储容量的Turbo码译码器设计方法，采用上述的Turbo码译码器来完成，其中，所述压缩计算单元对后向度量进行排序构造序号数组并计算增量值的设计方法如下：设Turbo码的状态数为n，n是4的倍数，则每个译码时刻有n个后向度量βk(sj2,k)，其中j2＝0,1,2,…n-1为后向度量的状态序号，k为译码时序，所述压缩计算单元的工作步骤如下：1)、将计算的n个后向度量输入到排序模块，由公式(1)得到序号数组ISk：2)、由公式(2)计算对应的v个增量值βincv,k：所述后向度量βk(sj2,k)依次输入所述排序模块中的比较单元CU，数值大的度量和对应的序号经输出端口传给下一级CU，较小的度量和序号反馈回比较器，并在反馈端口输出，对于n个后向度量βk(sj2,k)，排序模块中共包括n-1个CU，前后串接，将输入的后向度量中最小的度量值和序号由反馈端口输出，而将其他度量值输出给下一个CU，当最后一个CU完成比较后，即可得到序号数组ISk，以及用于计算增量值βincv,k的后向度量。所述再生计算单元利用访问LIFOSMC存储器中的ISk和βincv,k，依以下步骤估算n个后向度量：1)、在所述再生计算单元的第一个递归加计算模块，从0初值开始递归加βinc1,k，依次计算j2×βinc1,k(j2＝0,1,2,3,4)；2)、在所述再生计算单元的第d(d＝2,…,v)个递归加计算模块，βincd,k用于递归加计算3)、在所述再生计算单元的序号重排模块，由式(3)将上述步骤1)和2)估算的度量值，分配给对应序号的后向度量与现有技术相比，本专利技术的有益效果如下：1、单比特的Turbo码和双二元Turbo码，低功耗译码器的结构设计方法有很大不同，很难设计兼容的单比特Turbo码和双二元Turbo码译码器。本专利技术的Turbo码译码器设计方案，只与前向(或后向)度量的数量有关系，即适用于单比特Turbo码，也适用于双二元的Turbo码，使低LIFOSMC容量译码器结构设计方案得到了统一。2、已有的低功耗译码器结构设计方案，对LIFOSMC的访问次数和LIFOSMC容量降低幅度有限。本专利技术采用了新的设计思路，LIFOSMC中存储的是度量序号和增量值，大幅度降低了LIFOSMC容量。以8状态的Turbo码为例，LIFOSMC容量降低了57.5％。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1是经典的Turbo码分量译码器结构图；图2是本专利技术所提供的Turbo码分量译码器结构图；图3(a)是比较单元结构图；图3(b)是排序模块结构图；图4是压缩计算单元与再生计算单元结构图；图5是单比特Turbo码误码率性能比较图；图6是双二元卷积Turbo码误码率性能比较图。具体实施方式下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变形和改进。这些都属于本专利技术的保护范围。与已有的Turbo码译码器结构设计方案相比，本专利技术的最大特征在于LIFOSMC中存储的不是度量值，而是度量值的序号和增量值。为此，在经典Turbo码的译码器结构设计方案的基础上，增加了一本文档来自技高网...

【技术保护点】
一种低存储容量的Turbo码译码器，包括BMUα(前向度量计算单元)和BMUβ(后向度量计算单元)，所述BMUβ与LIFO SMC存储器相连，所述BMUα与LIFO SMC存储器均连接至后验概率LLR计算单元，其特征在于，所述BMUβ和LIFO SMC存储器之间通过一个压缩计算单元相连，所述LIFO SMC存储器和后验概率LLR计算单元之间通过一个再生计算单元相连，所述压缩计算单元对后向度量进行排序构造序号数组并计算增量值，所述序号数组与增量值存储于所述LIFO SMC存储器中，所述再生计算单元访问所述LIFO SMC存储器中的序号数组与增量值，估算后向度量。

【技术特征摘要】
1.一种低存储容量的Turbo码译码器，包括BMUα(前向度量计算单元)和BMUβ(后向度量计算单元)，所述BMUβ与LIFOSMC存储器相连，所述BMUα与LIFOSMC存储器均连接至后验概率LLR计算单元，其特征在于，所述BMUβ和LIFOSMC存储器之间通过一个压缩计算单元相连，所述LIFOSMC存储器和后验概率LLR计算单元之间通过一个再生计算单元相连，所述压缩计算单元对后向度量进行排序构造序号数组并计算增量值，所述序号数组与增量值存储于所述LIFOSMC存储器中，所述再生计算单元访问所述LIFOSMC存储器中的序号数组与增量值，估算后向度量。2.根据权利要求1所述的低存储容量的Turbo码译码器，其特征在于，所述压缩计算单元包括排序模块。3.根据权利要求2所述的低存储容量的Turbo码译码器，其特征在于，所述排序模块包括比较单元。4.根据权利要求1所述的低存储容量的Turbo码译码器，其特征在于，所述再生计算单元包括递归加计算模块。5.根据权利要求4所述的低存储容量的Turbo码译码器，其特征在于，所述再生计算单元包括序号重排模块。6.一种低存储容量的Turbo码译码器设计方法，其特征在于，采用如权利要求1至5中任一所述的Turbo码译码器来完成，其中，所述压缩计算单元对后向度量进行排序构造序号数组并计算增量值的设计方法如下：设Turbo码的状态数为n，n是4的倍数，则每个译码时刻有n个后向度量βk(sj2,k)，其中j2＝0,1,2,…n-1为后向度量的状态序号，k为译码时序，所述压缩计算单元的工作步骤如下：1)、将计算的n个后向度量输入到排序模块，由公式(1)得到序号数组ISk：2)、由公式(2)计算对应的v个增量值βincv,k：

【专利技术属性】
技术研发人员：詹明，伍军，文红，
申请(专利权)人：西南大学，上海交通大学，文红，
类型：发明
国别省市：重庆;85