一种VGA信号的测试治具制造技术

本实用新型专利技术公开了一种VGA信号的测试治具，所述治具包括D-Sub公头接口电路，阻抗匹配电路以及分辨率存储电路，其中所述D-Sub公头接口电路包括一具有十五个连接引脚的D-Sub公头接口，所述D-Sub公头接口中的R、G、B、H、V引脚连接至所述阻抗匹配电路，所述D-Sub公头接口中的I2C总线引脚以及电源引脚连接至所述分辨率存储电路，所述D-Sub公头接口中的其余引脚接地。本实用新型专利技术所涉及的VGA信号的测试治具成本较低，稳定性好，信号的失真度较低，测试效率较高，并且E2PROM的使用使得本测试治具适用于各厂商生产的计算机的测试。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及信号测试领域，尤其涉及一种VGA信号的测试治具。
技术介绍
随着计算机的发展越来越先进，对计算机的显示输出信号VGA信号（R、G、B、H、V信号，其中R、G、B为三原色信号，H、V为行、场信号）的测试也越来越重要。现有技术中针对VGA信号的测试方案有两种：现有解决方案一：通过计算机外接显示器的方式获取VGA信号，并且在计算机的VGA接口处点测该VGA信号。上述方案的缺点在于：（1）为了测试VGA信号，需要外接一台显示器，造成测试不便；（2）由于测试对外接显示器的分辨率要求较高，造成测试成本过高；（3）信号的可靠性较差；（4）测试效率较低。现有解决方案二：通过对VGA接口的R、G、B、H、V信号源焊接电阻，引出VGA信号。上述方案的缺点在于：（1）信号的可靠性差；（2）测试效率较低；（3）测试稳定性较低。
技术实现思路
本技术的目的在于提供一种VGA信号的测试治具，所述治具能够稳定可靠的测试VGA信号，又能够降低测试成本，并且还可以提高测试的效率。为实现上述目的，本技术提出了一种VGA信号的测试治具，所述治具包括D-Sub公头接口电路，阻抗匹配电路以及分辨率存储电路，其中所述D-Sub公头接口电路包括一具有十五个连接引脚的D-Sub公头接口，所述D-Sub公头接口中的R、G、B、H、V引脚连接至所述阻抗匹配电路，所述D-Sub公头接口中的I2C总线引脚以及电源引脚连接至所述分辨率存储电路，所述D-Sub公头接口中的其余引脚接地。优选的是，所述阻抗匹配电路包括五个匹配电阻，其中连接于所述D-Sub公头接口中的R引脚的电阻被配置为75ohm，连接于所述D-Sub公头接口中的G引脚的电阻被配置为75ohm，连接于所述D-Sub公头接口中的B引脚的电阻被配置为75ohm，连接于所述D-Sub公头接口中的H引脚的电阻被配置为2.2Kohm，连接于所述D-Sub公头接口中的V引脚的电阻被配置为2.2Kohm。优选的是，所述分辨率存储电路包括一E2PROM，所述E2PROM的I2C总线引脚分别连接至所述D-Sub公头接口中的I2C总线引脚；并且从所述E2PROM的I2C总线引脚分别引出第七电阻，第八电阻连接至所述D-Sub公头接口中的电源引脚；所述E2PROM的WP引脚经第九电阻连接至所述D-Sub公头接口中的电源引脚；所述E2PROM的电源引脚连接至所述D-Sub公头接口中的电源引脚，并且经并联的第二电容，第三电容接地；所述E2PROM的其余引脚接地。优选的是，所述E2PROM中预先存储了分辨率控制信息以及测试用的分辨率信息。优选的是，所述测试治具还包括一防静电电路，所述防静电电路包括五个ESD二极管，所述五个ESD二极管的一端分别与所述D-Sub公头接口中的R、G、B、H、V引脚相连接，其另一端接地。本技术的有益效果在于，本技术所涉及的VGA信号的测试治具成本较低，稳定性好，信号的失真度较低，测试效率较高，并且E2PROM的使用使得本测试治具适用于各厂商生产的计算机的测试。附图说明图1示出了本技术所涉及的测试治具的框图。图2示出了本技术所涉及的D-Sub公头接口电路图。图3示出了本技术所涉及的阻抗匹配电路图。图4示出了本技术所涉及的分辨率存储电路图。图5示出了本技术所涉及的防静电电路图。具体实施方式下面结合附图对本技术的具体实施方式做进一步说明。如图1所示，依照本技术所涉及的VGA信号的测试治具包括D-Sub公头接口电路10，阻抗匹配电路20，分辨率存储电路30以及防静电电路40。其中所述阻抗匹配电路20，分辨率存储电路30以及防静电电路40分别通过与所述D-Sub公头接口电路10中的引脚相对应的引脚连接至所述D-Sub公头接口电路10。具体的D-Sub公头接口电路10如图2所示，所述D-Sub公头接口电路10包括一个D-Sub公头接口JP1，第一电阻R1和第一电容C1。所述D-Sub公头接口JP1包括十五个与对应的D-Sub母头接口相连接的引脚以及第一接地引脚和第二接地引脚，上述两个接地引脚相互连接后通过第一电阻R1和第一电容C1形成的并联电路接地。所述十五个引脚中的第一引脚为CRT_R信号的引入引脚，第二引脚为CRT_G信号的引入引脚，第三引脚为CRT_B信号的引入引脚，第四、五、六、七、八、十、十一引脚接地，第九引脚为电源CRT_VCC引脚，第十二引脚为I2C总线中的CRT_DAT引脚，第十三引脚为HSYNC信号的引入引脚，第十四引脚为VSYNC信号引入引脚，第十五引脚为I2C总线中的CRT_CLK引脚。具体的阻抗匹配电路20如图3所示，所述阻抗匹配电路20包括第二电阻R2，第三电阻R3，第四电阻R4，第五电阻R5以及第六电阻R6，所述五个电阻的一端分别与所述D-Sub公头接口JP1的第一引脚，第二引脚，第三引脚，第十三引脚和第十四引脚相连接，另一端接地。具体的分辨率存储电路30如图4所示，所述分辨率存储电路30包括一存储芯片U1，第七电阻R7，第八电阻R8，第九电阻R9，第二电容C2以及第三电容C3。所述存储芯片U1可以采用型号为AT24C02BN-SH-T的E2PROM，其NC_1、NC_2、PORT#以及GND引脚接地，所述存储芯片U1的SCL引脚以及SDA引脚分别连接至所述D-Sub公头接口JP1的第十五引脚和第十二引脚，作为I2C总线接口，并且从该存储芯片U1的SCL引脚以及SDA引脚分别引出第七电阻R7，第八电阻R8连接至所述D-Sub公头接口JP1的第九引脚；所述存储芯片U1的WP引脚经第九电阻R9连接至所述D-Sub公头接口JP1的第九引脚；所述存储芯片U1的VCC引脚连接至所述D-Sub公头接口JP1的第九引脚，并且经并联的第二电容C2，第三电容C3接地。具体的防静电电路40如图5所示，所述防静电电路40包括第一ESD（静电放电）二极管D1，第二ESD二极管D2，第三ESD二极管D3，第四ESD二极管D4以及第五ESD二极管D5，所述五个二极管的一端分别与所述D-Sub公头接口JP1的第一引脚，第二引脚，第三引脚，第十三引脚和第十四引脚相连接，另一端接地。所述防静电电路40用于防止静电电压过高，损坏治具。由于计算机输出的R、G、B信号的输出阻抗为75ohm，其输出的H、V信号的输出阻抗为2.2Kohm，为了使测试治具能够被计算机识别，本文档来自技高网...

【技术保护点】
一种VGA信号的测试治具，其特征在于：所述治具包括D‑Sub公头接口电路，阻抗匹配电路以及分辨率存储电路，其中所述D‑Sub公头接口电路包括一具有十五个连接引脚的D‑Sub公头接口，所述D‑Sub公头接口中的R、G、B、H、V引脚连接至所述阻抗匹配电路，所述D‑Sub公头接口中的I2C总线引脚以及电源引脚连接至所述分辨率存储电路，所述D‑Sub公头接口中的其余引脚接地。

【技术特征摘要】
1.一种VGA信号的测试治具，其特征在于：所述治具包括D-Sub公头接口电路，
阻抗匹配电路以及分辨率存储电路，其中所述D-Sub公头接口电路包括一具有十五
个连接引脚的D-Sub公头接口，所述D-Sub公头接口中的R、G、B、H、V引脚连
接至所述阻抗匹配电路，所述D-Sub公头接口中的I2C总线引脚以及电源引脚连接至
所述分辨率存储电路，所述D-Sub公头接口中的其余引脚接地。
2.根据权利要求1所述的VGA信号的测试治具，其特征在于：所述阻抗匹配电路
包括五个匹配电阻，其中连接于所述D-Sub公头接口中的R引脚的电阻被配置为
75ohm，连接于所述D-Sub公头接口中的G引脚的电阻被配置为75ohm，连接于所
述D-Sub公头接口中的B引脚的电阻被配置为75ohm，连接于所述D-Sub公头接口
中的H引脚的电阻被配置为2.2Kohm，连接于所述D-Sub公头接口中的V引脚的电
阻被配置为2.2Kohm。
3.根据权利要求1所述的VGA...

【专利技术属性】
技术研发人员：陈娜，
申请(专利权)人：合肥联宝信息技术有限公司，
类型：新型
国别省市：安徽;34