一种提高栅氧化物介电常数的方法技术

本发明专利技术为一种提高栅氧化物介电常数的方法，涉及用于半导体MOS器件的制造工艺领域，尤其涉及一种提高栅氧化物介电常数的方法，包括以下步骤：提供一基底；在所述基底上制备一SiO2栅氧化层；对所述SiO2栅氧化层进行氮的注入，使SiO2中的部分氧原子由氮原子取代，以形成SiON栅氧化层；在高于1000℃并伴随纯惰性气体的氛围对SiON栅氧化层进行氮化处理，以修复晶格损伤并形成稳定Si-N键；在低于800℃的氛围下对SiON栅氧化层进行氧化处理，以修复SiO2/Si界面。与传统的高温氮化处理工艺相比，采用本发明专利技术制备的SiON栅氧化层不仅具有稳定的氮含量，而且能有效提高栅氧化物氮含量30%左右，从而使所制备的栅氧化物具有较高的介电常数，实现了对SiON栅介质介电系数精确剪裁的目的。

【技术实现步骤摘要】

本专利技术涉及用于半导体MOS器件的制造工艺领域，尤其涉及一种提高栅氧化物介电常数的方法。
技术介绍
栅氧化层的制备工艺是半导体制造工艺中的关键技术，直接影响和决定了器件的电学特性和可靠性。当半导体技术进入45纳米时代以来,栅介质SiO2的厚度已经很薄(小于),栅极漏电流中的隧道穿透机制已经起到主导作用。随着SiO2厚度的进一步降低,栅极漏电流也会以指数形式增长。栅介质厚度每降低,栅极漏电流就会增加10倍。另一方面，栅极、SiO2栅介质和硅衬底之间存在杂质的浓度梯度，随着栅介质厚度的不断降低，栅极里掺入的硼等杂质会从栅极中扩散到硅衬底中或者固定在栅介质中，这会影响器件的阈值电压，从而影响器件的性能。诚然，增加栅介质厚度可以有效抑制栅极漏电流和栅极中杂质的扩散，但是晶体管驱动电流、翻转延迟时间等关键性能也会大打折扣。这种驱动电流和栅极漏电对栅介质厚度要求上的矛盾，对于传统的SiO2栅介质而言是无法回避的。栅极电容不仅取决于栅极表面积和栅介质厚度，还取决于栅介质的介电常数，故减少栅介质厚度不是提高栅极电容的唯一方法。即使栅介质厚度保持不变，提高栅介质的介电系数也可达到降低等效氧化层厚度及增加栅极电容的效果。在现阶段，提高栅介质的介电系数的方法大致有两大类：一类是采用全新的高介电系数的材料作为栅介质，如氮氧化铪硅（HfSiON）等。另一类则仍保持SiO2作为栅介质，通过SiO2氧化膜r>里掺入氮使之成为致密的SiON来提高栅介质的介电系数。目前业界通常有三种主要的方法可实现SiO2中的氮掺杂以形成SiON，但均由于栅介质中掺入的氮原子浓度高且主要分布在栅介质的上表面，因此对后续PNA(Post Nitridation Anneal)高温退火工艺的温度、气体氛围和时间间隔必须严格控制，以防止本征氧化层和有机吸附而对氮掺杂造成的影响；此外，PNA(Post Nitridation Anneal)的高温退火工艺既容易造成表面氮原子的挥发，又能使氮原子获得能量而继续扩散，造成部分氮原子聚积在SiO2/Si界面处，从而对沟道中载流子的迁移速度产生负面影响。中国专利（CN 102437143A）公开了一种低介电常数材料，包括低介电常数材料和添加剂的介电材料。添加剂包括具有Si-X-Si桥的化合物，其中X为1和8之间的碳原子数。添加剂可包括末端Si-CH3基团。包括添加剂的介电材料可用作半导体器件的层间介电(ILD)层。可使用CVD或溶胶-凝胶工艺形成包括添加剂的介电材料。所述添加剂的一个示例为双(三乙氧基硅基)乙烷。通过本专利技术提供的材料和半导体器件，克服了低介电常数(低-k)材料的形成通常具有的如机械强度差，爆板分层，蚀刻(如等离子体)工艺导致的损害的缺点。中国专利（CN102544739A）公开了一种具有高介电常数的超材料，包括至少一个超材料片层，每个超材料片层包括基材和附着在基材上的多个人造微结构，所述人造微结构包括相互平行的第一金属线和第二金属线，还包括至少一个一端与所述第一金属线相连、另一端为自由端且朝向第二金属线的第一金属线分支；以及至少一个一端与所述第二金属线相连、另一端为自由端且朝向第一金属线的第二金属线分支，所述第一金属线分支和所述第二金属线分支依次交错分布。具有这种人造微结构的超材料的介电常数得到了大幅的提高。
技术实现思路
鉴于上述问题，本专利技术能使高温氮化处理工艺不仅具有稳定的氮含量，而且能有效提高栅氧化物氮使所制备的栅氧化物具有较高的介电常数。本专利技术解决技术问题所采用的技术方案为：一种提高栅氧化物介电常数的方法，包括以下步骤：步骤S1、提供一基底；步骤S2、在所述基底上制备一SiO2栅氧化层；步骤S3、对所述SiO2栅氧化层进行氮的注入，使SiO2中的部分氧原子由氮原子取代，以形成SiON栅氧化层；步骤S4、在高于1000℃并伴随纯惰性气体的氛围下对所述SiON栅氧化层进行氮化处理，以修复晶格损伤并形成稳定Si-N键；步骤S5、在低于800℃的氛围下对经过氮化处理后的所述SiON栅氧化层进行氧化处理，以修复SiO2/Si界面。优选的，在步骤S2中，通过快速热退火工艺和/或垂直炉管工艺制备所述SiO2栅氧化层。优选的，所述快速热退火工艺具体包括原位水蒸气氧化法和/或快速热退火氧化法。优选的，采用N2O和H2为反应气体进行所述原位水蒸气氧化法；或采用O2和H2为反应气体进行所述原位水蒸气氧化法。优选的，在步骤S3中，通过去耦等离子体氮化工艺和/或远程等离子体氮化工艺形成所述SiON。优选的，在步骤S3中，以NO、N2O或NH3为原料，采用垂直扩散设备形成所述SiON。优选的，在步骤S4中，所述氮化处理的温度范围为1000℃-1100℃，反应时间范围为5sec-120sec。优选的，所述纯惰性气体氛围包含氮气或氩气中的任意一种。优选的，在步骤S5中，所述氧化处理的温度范围为500℃-800℃，反应时间范围为5sec-120sec。优选的，采用氧气进行所述氧化处理；或采用H2与O2的混合气体进行所述氧化处理。本专利技术的技术方案与传统的高温氮化处理工艺相比，采用本发明制备的SiON栅氧化层不仅具有稳定的氮含量，而且能有效提高栅氧化物氮含量30%左右，从而使所制备的栅氧化物具有较高的介电常数，实现了对SiON栅介质介电系数精确剪裁的目的。附图说明参考所附附图，以更加充分的描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图1本专利技术方法一实施例的工艺步骤示意图；图2本专利技术方法一实施例的步骤S1的结构示意图；图3本专利技术方法一实施例的步骤S2的结构示意图；图4本专利技术方法一实施例的步骤S3的结构示意图；图5本专利技术方法一实施例的步骤S4的结构示意图；图6本专利技术方法一实施例的步骤S5的结构示意图。具体实施方式下面结合附图和具体实施例对本专利技术作进一步说明，显然，所描述的实例仅仅是本专利技术一部分实例，而不是全部的实例。基于本专利技术汇总的实例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有实例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实例及实例中的特征可以相互自由组合。本专利技术是一种提高栅氧化物介电常数的方法，包括以下步骤：步骤S1、提供一基底；<本文档来自技高网...

【技术保护点】
一种提高栅氧化物介电常数的方法，其特征在于，所述方法包括以下步骤：步骤S1、提供一基底；步骤S2、在所述基底上制备一SiO2栅氧化层；步骤S3、对所述SiO2栅氧化层进行氮的注入，使SiO2中的部分氧原子由氮原子取代，以形成SiON栅氧化层；步骤S4、在高于1000℃并伴随纯惰性气体的氛围下对所述SiON栅氧化层进行氮化处理，以修复晶格损伤并形成稳定Si‑N键；步骤S5、在低于800℃的氛围下对经过氮化处理后的所述SiON栅氧化层进行氧化处理，以修复SiO2/Si界面。

【技术特征摘要】
1.一种提高栅氧化物介电常数的方法，其特征在于，所述方法包
括以下步骤：
步骤S1、提供一基底；
步骤S2、在所述基底上制备一SiO2栅氧化层；
步骤S3、对所述SiO2栅氧化层进行氮的注入，使SiO2中的部分
氧原子由氮原子取代，以形成SiON栅氧化层；
步骤S4、在高于1000℃并伴随纯惰性气体的氛围下对所述SiON
栅氧化层进行氮化处理，以修复晶格损伤并形成稳定Si-N键；
步骤S5、在低于800℃的氛围下对经过氮化处理后的所述SiON
栅氧化层进行氧化处理，以修复SiO2/Si界面。
2.如权利要求1所述的方法，其特征在于，在步骤S2中，通过
快速热退火工艺和/或垂直炉管工艺制备所述SiO2栅氧化层。
3.如权利要求2所述的方法，其特征在于，所述快速热退火工
艺具体包括原位水蒸气氧化法和/或快速热退火氧化法。
4.如权利要求3所述的方法，其特征在于，采用N2O和H2为反
应气体进行所述原位...

【专利技术属性】
技术研发人员：张红伟，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31