一种半导体加工方法以及一种半导体结构技术

本发明专利技术公开了一种半导体加工方法和一种半导体结构，所述方法包括：采用第一刻蚀方法在衬底上方的第一隔离层上刻蚀出第一结构，所述第一结构为至少一贯穿所述第一隔离层的通孔；采用第二刻蚀方法在所述具有第一结构的第一隔离层的隔离下，对所述衬底进行刻蚀，得到具有第二结构的衬底，所述第二结构为至少一具有开口的袋状中空凹坑；采用第一剥除法将所述第一隔离层从所述具有所述第二结构的衬底上剥除；采用第一氧化法对所述具有第二结构的衬底进行氧化，使所述第二结构形成至少一封闭空腔。采用本发明专利技术所提供的方案，使半导体器件的寄生电容大幅减小，提高了所述半导体器件的性能，尤其是在高频电路中应用时的性能。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种半导体加工方法和一种半导体结构，所述方法包括：采用第一刻蚀方法在衬底上方的第一隔离层上刻蚀出第一结构，所述第一结构为至少一贯穿所述第一隔离层的通孔；采用第二刻蚀方法在所述具有第一结构的第一隔离层的隔离下，对所述衬底进行刻蚀，得到具有第二结构的衬底，所述第二结构为至少一具有开口的袋状中空凹坑；采用第一剥除法将所述第一隔离层从所述具有所述第二结构的衬底上剥除；采用第一氧化法对所述具有第二结构的衬底进行氧化，使所述第二结构形成至少一封闭空腔。采用本专利技术所提供的方案，使半导体器件的寄生电容大幅减小，提高了所述半导体器件的性能，尤其是在高频电路中应用时的性能。【专利说明】一种半导体加工方法以及一种半导体结构
本专利技术涉及电子
，具体涉及一种半导体加工方法以及一种半导体结构。
技术介绍
水平扩散金属氧化物半导体(LDMOS)晶体管一般应用于射频和微波的功率放大器，与普通晶体管相比，LDMOS晶体管在关键的器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面优势很明显。目前高频LDMOS开发正逐步展开，高频LDMOS不同于其它的功率MOS管，由于其高频特性，所以对寄生电容的要求极其高，要求寄生电容尽可能的小。为了降低寄生电容，目前业界普遍采用的方案是通过深槽厚氧的工艺方法来实现超厚的氧化层，使寄生电容尽可能减小。但是，本申请专利技术人在实施本专利技术的过程中发现现有技术中存在如下技术问题或缺陷:由于组成上述氧化层的二氧化硅的相对介电常数是4，所以在某些应用环境中，SP使大幅增加氧化层的厚度，仍存在寄生电容过大导致器件性能不够理想的技术问题。
技术实现思路
本专利技术提供一种半导体加工方法以及一种半导体结构，用于解决现有技术中存在的由于二氧化硅的相对介电常数较大，即使大幅增加氧化层的厚度，仍存在寄生电容过大导致器件性能不够理想的技术问题。一种半导体加工方法，应用于半导体加工设备中，所述方法包括以下步骤:采用第一刻蚀方法在衬底上方的第一隔离层上刻蚀出第一结构，所述第一结构为至少一贯穿所述第一隔离层的通孔，使所述衬底在对应第一结构的位置不被所述第一隔离层覆盖；采用第二刻蚀方法，在所述具有第一结构的第一隔离层的隔离下，对所述衬底进行刻蚀，得到具有第二结构的衬底，所述第二结构为至少一具有开口的袋状中空凹坑；采用第一剥除法将所述第一隔离层从所述具有所述第二结构的衬底上剥除；采用第一氧化法对所述具有第二结构的衬底进行氧化，通过所述第一氧化法使所述第二结构形成至少一封闭空腔，所述封闭空腔位于衬底上形成的一氧化层中。所述第一隔离层上还具有光刻胶，在采用第一刻蚀方法在衬底上方的第一隔离层上刻蚀出第一结构之前，还包括:通过光刻的方法对所述光刻胶进行选择性照射，并在经过显影液处理后，使所述光刻胶上对应所述第一结构的位置溶解。所述第一隔离层为硬掩膜，所述第一刻蚀方法为各向异性刻蚀且包括:通过刻蚀所述硬掩膜上与所述光刻胶被照射区域对应的位置，形成所述第一结构。在采用第二刻蚀方法之前，还包括:采用第二剥除法剥除所述光刻胶。所述第二刻蚀方法为各向同性干法刻蚀，采用第二刻蚀方法，在所述具有第一结构的第一隔离层的隔离下，对所述衬底进行刻蚀，得到具有第二结构的衬底包括:在所述第一隔离层的隔离下，以各向同性的干法刻蚀所述衬底，得到具有至少一所述袋状中空凹坑的衬底。所述袋状中空凹坑为椭圆状，具有第一长度的最大内径，第二长度的开口处内径和第三长度的深度，且所述第一长度大于所述第二长度并小于所述第三长度。所述第一剥除法为湿法硬掩膜剥除，针对所述硬掩膜的材料，采用对应的剥除液，将所述硬掩膜从所述衬底上剥除。所述第一氧化法为湿法氧化，通过氧化物的生长使所述袋状凹坑的开口处被氧化物封闭，形成所述封闭空腔。一种半导体结构，应用于半导体器件中，所述半导体结构包括:衬底；厚氧化层，位于所述衬底上方，所述厚氧化层中具有至少一封闭空腔，所述封闭空腔中封存有空气，用于降低所述厚氧化层的平均介电常数。通过本申请实施例中的一个或多个技术方案，至少可以实现如下技术效果:本专利技术所述的方案与现有技术方案相比，本专利技术所提供的方案包括:采用第一刻蚀方法在衬底上方的第一隔离层上刻蚀出第一结构，所述第一结构为至少一贯穿所述第一隔离层的通孔，使所述衬底在对应第一结构的位置不被所述第一隔离层覆盖；采用第二刻蚀方法，在所述具有第一结构的第一隔离层的隔离下，对所述衬底进行刻蚀，得到具有第二结构的衬底，所述第二结构为至少一具有开口的袋状中空凹坑；采用第一剥除法将所述第一隔离层从所述具有所述第二结构的衬底上剥除；采用第一氧化法对所述具有第二结构的衬底进行氧化，通过所述第一氧化法使所述第二结构形成至少一封闭空腔，所述封闭空腔位于衬底上形成的一氧化层中，本专利技术所提供的方案解决了现有技术中存在的由于二氧化硅的相对介电常数较大，即使大幅增加氧化层的厚度，仍存在寄生电容过大导致器件性能不够理想的技术问题。因此，采用本专利技术所提供的方案，使半导体器件的寄生电容大幅减小，提高了所述半导体器件的性能，尤其是在高频电路中应用时的性能。【专利附图】【附图说明】图1是本申请实施例中一种半导体加工方法的主要流程图；图2-1是本申请实施例中通过步骤101所得的半导体结构的结构图；图2-2是本申请实施例中通过步骤102所得的半导体结构的结构图；图2-3是本申请实施例中通过步骤103所得的半导体结构的结构图；图2-4是本申请实施例中通过步骤104所得的半导体结构的结构图；图3是本申请实施例中一种半导体加工方法的详细流程图；图4是本专利技术实施例中一种半导体结构300的结构图。【具体实施方式】本专利技术方案提供一种半导体加工方法，应用于半导体加工设备中，所述方法包括:采用第一刻蚀方法在衬底上方的第一隔离层上刻蚀出第一结构，所述第一结构为至少一贯穿所述第一隔离层的通孔，使所述衬底在对应第一结构的位置不被所述第一隔离层覆盖；采用第二刻蚀方法，在所述具有第一结构的第一隔离层的隔离下，对所述衬底进行刻蚀，得到具有第二结构的衬底，所述第二结构为至少一具有开口的袋状中空凹坑；采用第一剥除法将所述第一隔离层从所述具有所述第二结构的衬底上剥除；采用第一氧化法对所述具有第二结构的衬底进行氧化，通过所述第一氧化法使所述第二结构形成至少一封闭空腔，所述封闭空腔位于衬底上形成的一氧化层中。采用本专利技术所提供的方案，通过在所述厚氧化层中形成至少一密封空腔，并且所述封闭空腔中封存有空气，所述封闭空腔的结构能够降低所述厚氧化层的平均介电常数，从而使半导体器件的寄生电容大幅减小，提高了所述半导体器件的性能，尤其是在高频电路中应用时的性能。下面结合各个附图对本专利技术技术方案的主要实现原理、【具体实施方式】及其对应能够达到的有益效果进行详细的阐述:如图1所示，本专利技术实施例提供一种半导体加工方法，应用于半导体加工设备中，所述方法包括以下步骤:步骤101:采用第一刻蚀方法在衬底上方的第一隔离层上刻蚀出第一结构，所述第一结构为至少一贯穿所述第一隔离层的通孔，使所述衬底在对应第一结构的位置不被所述第一隔离层覆盖，形成的具体结构如图2-1所示；步骤102:采用第二刻蚀方法，在所述具有第一结构的第一隔离层的隔离下，对所述衬底进行刻蚀，得到具本文档来自技高网...

【技术保护点】
一种半导体加工方法，应用于半导体加工设备中，其特征在于，所述方法包括以下步骤：采用第一刻蚀方法在衬底上方的第一隔离层上刻蚀出第一结构，所述第一结构为至少一贯穿所述第一隔离层的通孔，使所述衬底在对应第一结构的位置不被所述第一隔离层覆盖；采用第二刻蚀方法，在所述具有第一结构的第一隔离层的隔离下，对所述衬底进行刻蚀，得到具有第二结构的衬底，所述第二结构为至少一具有开口的袋状中空凹坑；采用第一剥除法将所述第一隔离层从所述具有所述第二结构的衬底上剥除；采用第一氧化法对所述具有第二结构的衬底进行氧化，通过所述第一氧化法使所述第二结构形成至少一封闭空腔，所述封闭空腔位于衬底上形成的一氧化层中。

【技术特征摘要】

【专利技术属性】
技术研发人员：闻正锋，马万里，赵文魁，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11