一种具有智能优化循环指令模块功能的自学习系统技术方案

本发明专利技术提供了一种具有智能优化循环指令模块功能的自学习系统，在原有处理器系统或微处理器系统内配置分层非易失性静态随机访问存储器(nvSRAM)和系统监测统计模块，所述分层非易失性静态随机访问存储器通过系统总线与处理器或微控制器相连。系统监测统计模块在系统关闭的时候，把一定时期内系统最频繁访问的具有一定循环次数和一定规模的循环指令模块存放在有多层存储空间的nvSRAM中。本发明专利技术的技术方案在保持系统高性能的基础上节省了大量访问功耗。

【技术实现步骤摘要】
一种具有智能优化循环指令模块功能的自学习系统
本专利技术属于半导体领域，涉及一种存储结构，尤其涉及一种具有智能优化循环指令模块功能的自学习系统。
技术介绍
传统处理器系统设计中的中央处理器单元访问外部存储器的结构如图1所示，1是中央处理器，2是高速缓存存储器，3是主存储器，4是外部存储器。中央处理器通过系统总线访问高速缓存存储器，存放在外部存储器中的指令或数据，先导入到主存储器中，然后从主存储器导入到片上高速缓存存储器中，存在高速缓存存储器中的指令或数据再被中央处理器直接访问。在整个结构中，因为高速缓存存储器和主存储器是易失性存储器，所以在系统掉电后存放在里面的指令或数据就会全部丢失，因此在系统每次上电或者被唤醒时，指令或数据需要重新从外部存储器中导入到主存储器中，然后再导入到高速缓存存储器中，被中央处理器读取。指令或数据从外部存储器导入至高速缓存存储器中，会消耗大量的功耗，随着导入次数增多，功耗也逐渐增大。图2是微控制器系统结构图，图中1是微控制器，2是嵌入式非易失性存储器，比如闪存（flash）等，微控制器通过系统总线访问非易失性存储器，所有的指令或数据都是存放在非易失性存储器中，微控制器可直接访问非易失性存储器中的指令或数据。存储在非易失性存储器中的指令或数据，在掉电后，不丢失，每次系统上电或者被唤醒时，微控制器可以直接从非易失性存储器中读取指令或数据，不需要像处理器系统那样重新从外部存储器导入指令或数据，节省了大量的功耗。但由于嵌入式非易失性存储器的数据读取访问速度远远低于静态随机访问存储器，比如处理器系统中的高速缓存模块，所以微控制器系统的运行速度远远低于处理器系统，只适用于特定应用环境，而不是实时高速系统。并且随着非易失性存储器的密度增大，微控制器在读取指令或数据时，读取速度也随之降低，同时也会导致读取指令或数据时产生的功耗也会相应的增大。假如被中央处理器或者微控制器读取的指令模块是如图3的一种循环结构，如图所示指令开始执行经过功能模块A，到功能模块B，功能模块B中指令按照顺序依次执行模块L1、L2、L3、直至Ln，执行完Ln后根据判断条件可以返回L1重复执行多次，之后进入到功能模块C中。执行完功能模块C后进入到功能模块D，功能模块D中指令按照顺序依次执行模块L11、L12、L13、直至L1n，执行完L1n后根据判断条件可以返回到功能模块D的L11中重复执行，或者返回到功能模块B重复执行，或者接着执行后续的功能模块。循环执行的指令模块特征是虽然代码量有可能不是很大，但因为会被重复读取和执行，所以会被中央处理器或微控制器频繁地从存储器中调用，从而多次消耗相同的功耗。从逻辑上来说，中央处理器或微控制器访问循环指令模块中的各个单条指令消耗的能量要比读取其它非循环模块中的相同指令消耗的能量要大的多。对于如图1的处理器系统来说，在读取如图3的循环结构的指令或数据时，当读取到功能模块A，功能模块A从外部存储器导入到主存储器，然后再导入到高速缓存存储器中，被中央处理器直接读取。紧接着开始读取功能模块B，功能模块B中的模块L1，L2，L3等，依次从外部存储器导入到主存储器，再导入到高速缓存存储器中。当读取到功能模块C时，假如功能模块C的代码量相对较大，其占用大量的片上高速缓存存储器的资源，所以当功能模块C被导入到高速缓存存储器中时，暂存在高速缓存存储器中的功能模块A和功能模块B会被功能模块C替换掉。当中央处理器在读取功能模块D时，因为功能模块C在高速环存储器中占用了大量的资源，所以再把功能模块D导入到高速缓存存储器时，部分功能模块C会被功能模块D取代。在执行完功能模块D后，假如系统判断出需要返回到功能模块B中重复执行，因为高速缓存存储器中暂存的没有功能模块B，所以功能模块B需要又一次从外部存储器中导入到高速缓存存储器中。依次类推，功能模块B，功能模块C和功能模块D都需要从外部存储器中重复导入到高速缓存器中多次。由此可见，处理器系统在读取循环结构的指令或数据时，因重复导入功能模块产生的功耗，随着循环（从L1到L1n）次数增多而增多。对于如图2的微控制器系统来说，在读取如图3的循环结构的指令或数据时，当微控制器读取到功能模块A，功能模块A的代码被微控制器直接读取。紧接着开始读取功能模块B，功能模块B中的模块L1，L2，L3等，依次从非易失性存储器中取出被微控制器读取。功能模块B被执行完后，根据判断条件决定是否返回到功能模块B中重复执行，还是执行后续指令或数据。然后从非易失性存储器中读取功能模块C，当微控制器从非易失性存储器中读取完功能模块D后，系统根据条件判断是否需要返回到功能模块D中重复执行，还是返回到功能模块B中重复执行，或者是继续执行后续功能模块。因为嵌入式非易失性存储器中存储的不仅仅是A、B、C、D功能模块，可能需要存放别的大量功能模块数据，这就导致了嵌入式非易失性存储器的密度远大于A、B、C、D功能模块的存储大小。根据非易失性存储器的结构特性，随着非易失性存储器的密度增大，微控制器读取非易失性存储器中的数据或指令时，速度就会变慢，同时会产生更多的功耗。所以在微控制器读取存放在非易失性存储器中的功能模块A，功能模块B，功能模块C和功能模块D时，随着功能模块B，功能模块C和功能模块D被重复执行的次数增多，相对于从静态随机访问存储器（容量只存放B、C、D功能模块）中处理B、C、D功能模块产生的功耗也随之增大。
技术实现思路
有鉴于此，本专利技术配置分层非易失性静态随机访问存储器(nvSRAM)和系统监测统计模块，把一定时期内系统最频繁访问的具有一定循环次数和一定规模的循环指令模块存放在有多层存储空间的nvSRAM中，在保持系统高性能的基础上节省了大量访问功耗。为达到上述目的，具体技术方案如下：一种具有智能优化循环指令模块功能的自学习系统，包括处理器模块和存储器模块，所述处理器模块和存储器模块相连，还包括分层非易失性静态随机访问存储器和系统监测统计模块，所述分层非易失性静态随机访问存储器存储若干循环指令功能模块，并通过系统总线与所述处理器模块相连，所述系统监测统计模块记录所述处理器模块调用循环指令功能模块的情况。优选的，所述系统监测统计模块中包括实时监测并记录模块，实时监测系统调用各个循环指令功能模块的情况并记录下来。优选的，所述系统监测统计模块中包括处理和排序模块，自动地根据所述记录下来的各个循环指令功能模块的情况对各个循环指令功能模块进行计算、处理和排序。优选的，所述系统监测统计模块中包括定期存储模块，定期将所述计算、处理和排序的结果中的表征在一定时期内系统最频繁访问的具有一定循环次数和一定规模的n个循环指令功能模块存入所述分层非易失性静态随机访问存储器中。优选的，所述循环指令的情况至少包括各个循环指令功能模块被系统调用执行的次数、各个循环指令功能模块的规模大小以及各个循环指令功能模块的循环次数。优选的，所述定期的时间间隔由系统配置。优选的，所述定期的时间间隔为一周、两周或三周。优选的，所述n个循环指令功能模块的大小不大于所述分层非易失性静态随机访问存储器的容量。优选的，所述处理器模块为中央处理器或微控制器。优选的，所述存储器模块为相连的高速缓存存储器、主存储器和外部存储器或嵌入式非易失性存储器。本发本文档来自技高网...

【技术保护点】
一种具有智能优化循环指令模块功能的自学习系统，包括处理器模块和存储器模块，所述处理器模块和存储器模块相连，其特征在于，还包括分层非易失性静态随机访问存储器和系统监测统计模块，所述分层非易失性静态随机访问存储器存储若干循环指令功能模块，并通过系统总线与所述处理器模块相连，所述系统监测统计模块记录所述处理器模块调用循环指令功能模块的情况。

【技术特征摘要】
1.一种具有智能优化循环指令模块功能的自学习系统，包括处理器模块和存储器模块，所述处理器模块和存储器模块相连，其特征在于，还包括分层非易失性静态随机访问存储器和系统监测统计模块，所述分层非易失性静态随机访问存储器存储若干循环指令功能模块，并通过系统总线与所述处理器模块相连，所述系统监测统计模块记录所述处理器模块调用循环指令功能模块的情况；所述系统监测统计模块中包括实时监测并记录模块，实时监测系统调用各个循环指令功能模块的情况并记录下来；所述系统监测统计模块中包括处理和排序模块，自动地根据所述记录下来的各个循环指令功能模块的情况对各个循环指令功能模块进行计算、处理和排序；所述系统监测统计模块中包括定期存储模块，在定期的时间间隔下将所述计算、处理和排序的结果中的表征在一定时期内系统最频繁访问的具有一定循环次数和一定规模的n个循环指令功能模块存入所述分层非易失性静态随机访问存储器的各层中。2.如权利要求1所述的具有智能优化循环指令模块功能的自学习系统...

【专利技术属性】
技术研发人员：景蔚亮，陈邦明，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：上海;31