一种高压电路版图设计结构制造技术

本申请公开了一种高压电路版图设计结构。所述高压电路版图设计结构包括：P型衬底、第一N型阱、第二N型阱、第三N型阱、具有第一宽度的第一P型阱和具有第二宽度的第二P型阱。所述高压电路版图设计结构实现了高压电路间的阱间隔离和电压跟踪。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【专利摘要】本申请公开了一种高压电路版图设计结构。所述高压电路版图设计结构包括：P型衬底、第一N型阱、第二N型阱、第三N型阱、具有第一宽度的第一P型阱和具有第二宽度的第二P型阱。所述高压电路版图设计结构实现了高压电路间的阱间隔离和电压跟踪。【专利说明】一种高压电路版图设计结构
本技术涉及一种集成电路，更具体地说，本技术涉及一种高压电路版图设计结构。
技术介绍
集成电路和集成器件被广泛应用在现代电子电路中。高压集成电路(如高端门极驱动器、高端功率开关管、离线传感器、电平移位器等等)具有浮(floating)的结构。通常，这些高压电路被放置在一个阱内，并作为公共的参考节点。但是在某些时候，共享一个阱不大可行。如果高压电路间没有被适当地彼此隔离，可能发生某些寄生器件(如少子注入)的相互干扰。这将导致低效参数故障，甚至可能破坏锁定。在某些情况下，高压浮电路被彼此隔离，以消除邻近电路间的相互干扰。但这些阱之间的相对电势需要彼此相互跟随。
技术实现思路
因此本技术的目的在于解决现有技术的上述技术问题，提出一种改进的高压电路版图设计结构。根据上述目的，本技术提出了一种高压电路版图设计结构，包括:P型衬底；形成在所述P型衬底上的第一 N型阱、第二 N型阱和第三N型阱；形成在所述P型衬底上具有第一宽度的第一 P型阱，所述第一 P型阱形成在第一 N型阱和第二 N型阱之间，所述第一宽度取决于第一 N型阱和第二 N型阱间的穿通电压；形成在所述P型衬底上具有第二宽度的第二 P型阱，所述第二 P型阱形成在第二 N型阱和第三N型阱之间，所述第二宽度取决于第二 N型阱和第三N型阱间的穿通电压。根据本技术的实施例，其中每个N型阱经由N型掩埋层耦接至所述P型衬。根据本技术的实施例，其中所述高压电路版图设计结构还包括:形成在第一N型阱上但不与第一 N型阱直接连接的第一高板多晶硅电阻；形成在第二 N型阱上但不与第二 N型阱直接连接的第二高板多晶硅电阻；以及形成在第三N型阱上但不与第三N型阱直接连接的第三高板多晶硅电阻。根据本技术的实施例，其中所述高压电路版图设计结构还包括:邻近第一 N型阱的N型漂移区；附着于所述N型漂移区的N型阱；以及一系列设置在第一 N型阱和漂移区的边沿的重掺杂N型区、接触点以及第一金属层。根据本技术的实施例，其中所述高压电路版图设计结构还包括:形成在第一N型阱内的第三P型阱和第四N型阱。根据本技术的实施例，其中所述高压电路版图设计结构还包括:与第一 N型阱和第二 N型阱接触的金属层，以形成第一肖特基二极管和第二肖特基二极管。根据本技术的实施例，其中第三N型阱被第二 N型阱环绕。根据本技术的实施例，其中第二 N型阱和第三N型阱形成在第一 N型阱内。根据本技术的实施例，其中所述高压电路版图设计结构还包括:形成在第二N型阱上的焊盘入口。根据本技术的实施例，其中所述第一 P型阱具有耦接至第一肖特基二极管阳极和第二肖特基二极管阳极的的重掺杂P型区。根据本技术各方面的上述高压电路版图设计结构实现了高压电路间的阱间隔离和各高压阱间的电压跟踪。【专利附图】【附图说明】图1示意性地示出了根据本技术一实施例的高压电路版图设计结构100的剖面图；图2示意性地示出了根据本技术另一实施例的高压电路版图设计结构200的剖面图；图3示意性地示出了根据本技术一实施例的图1和图2所示高压电路版图设计结构中阱间耗尽层的夹断效应图；图4示意性地示出了用高板多晶硅电阻来检测未知电压源的电压检测电路图；图5示意性地示出了根据本技术一实施例的图1所示高压电路版图设计结构的俯视图；图6示意性地示出了根据本技术又一实施例的图1所示高压电路版图设计结构的俯视图；图7示意性地示出了根据本技术又一实施例的图1所示高压电路版图设计结构的俯视图；图8A示意性地示出了根据本技术又一实施例的形成在P型衬底上的高压电路版图设计结构的剖视图；图8B示意性地示出了图8A所示电路的等效电路图。【具体实施方式】下面将详细描述本技术的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本技术。在以下描述中，为了提供对本技术的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是:不必采用这些特定细节来实行本技术。在其他实例中，为了避免混淆本技术，未具体描述公知的电路、材料或方法。在整个说明书中，对“ 一个实施例”、“实施例”、“ 一个示例”或“示例”的提及意味着:结合该实施例或示例描述的特定特征、结构或特性被包含在本技术至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“耦接到”或“连接到”另一元件时，它可以是直接耦接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。本技术公开了高压电路版图设计结构。高压电路的N型阱之间通过P型阱隔离，且各阱之间的电势相互跟随；肖特基二极管被采用，以短接可能成为载流子注入源的PN结。此外P型阱和P型衬底之间通过合并的耗尽区被隔离。图1示意性地示出了根据本技术一实施例的高压电路版图设计结构100的剖面图。在图1所示实施例中，高压电路版图设计结构100包括:P型衬底(P-SUb);形成在P型衬底上的一系列N型阱(如N-tubl至N-tub3);形成在P型衬底上的位于两个靠近的N型阱之间的至少一个P型阱(如P-tubl、P-tub2)。图2示意性地示出了根据本技术另一实施例的高压电路版图设计结构200的剖面图。图2所示高压电路版图设计结构200与图1所示高压电路版图设计结构100相似，与图1所不闻压电路版图设计结构100不同的是，图2所不闻压电路版图设计结构200还包括一系列高板多晶娃电阻(high sheet poly resistor) 101-103,其中每个高板多晶娃电阻形成在每个N型阱上，且每个高板多晶硅电阻不与相应的N型阱直接连接。在图2所示实施例中，为阐述更清晰，图2示出了 3个N型阱和3个高板多晶硅电阻。但高压电路版图设计结构200可包括任意个数的N型阱和任意个高板多晶硅电阻。在一个实施例中，高板多晶硅电阻的阻抗大约为IOOkQ。在图2所示实施例中，第二 N型阱N_tub2耦接至外部电压源VIN。在一个实施例中，外部电压源Vin的电压水平为700V。也就是说，第二 N型阱N-tub2的电压水平为700V。在一个实施例中，相邻两个N型阱的电压差为20V，且电压等级从耦接至外部电压源的N型阱开始下降。也就是说，电压等级从第二 N型阱N-tub2开始下降，如第二 N型阱N-tub2的电压为700V，第一 N型阱N-tubl和第三N型本文档来自技高网...

【技术保护点】
一种高压电路版图设计结构，其特征在于，包括： P型衬底； 形成在所述P型衬底上的第一N型阱、第二N型阱和第三N型阱； 形成在所述P型衬底上具有第一宽度的第一P型阱，所述第一P型阱形成在第一N型阱和第二N型阱之间，所述第一宽度取决于第一N型阱和第二N型阱间的穿通电压； 形成在所述P型衬底上具有第二宽度的第二P型阱，所述第二P型阱形成在第二N型阱和第三N型阱之间，所述第二宽度取决于第二N型阱和第三N型阱间的穿通电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：约瑟夫俄依恩扎，
申请(专利权)人：成都芯源系统有限公司，
类型：新型
国别省市：四川;51