数据处理装置存储系统制造方法及图纸

一种数据处理装置存储系统，包括主系统，与主系统连接的NAND闪存，主系统为嵌入式芯片S3C44BOX，嵌入式芯片S3C44BOX为32位的RISC处理器，其内部集成了动态RAM控制器、LCD控制器、实时时钟、UART控制器、定时器、中断控制器、DMA控制器和大量的I／O端口；主系统设置USB接口、网络接口和RS485接口；主系统连接一多路信号采集子系统。本实用新型专利技术基于嵌入式CPU和嵌入式操作系统开发出具有多路信号采集、大容量存储、多样化的外部接口的特点的数据处理装置存储系统，很好地适应了目前对该类存储系统的要求。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【专利摘要】一种数据处理装置存储系统，包括主系统，与主系统连接的NAND闪存，主系统为嵌入式芯片S3C44BOX，嵌入式芯片S3C44BOX为32位的RISC处理器，其内部集成了动态RAM控制器、LCD控制器、实时时钟、UART控制器、定时器、中断控制器、DMA控制器和大量的I／O端口；主系统设置USB接口、网络接口和RS485接口；主系统连接一多路信号采集子系统。本技术基于嵌入式CPU和嵌入式操作系统开发出具有多路信号采集、大容量存储、多样化的外部接口的特点的数据处理装置存储系统，很好地适应了目前对该类存储系统的要求。【专利说明】数据处理装置存储系统
本技术涉及一种存储系统，具体涉及一种数据处理装置存储系统。
技术介绍
随着科技的飞速发展，生产过程变得越来越复杂，要求数据处理装置具备更高的处理速度、更多的功能集成和多样化的外部接口。随着计算机技术、信息技术和集成电路制造技术的进步，人们已能设计复杂的数据处理装置。文基于嵌入式CPU和嵌入式操作系统，设计了具有多路万能信号采集、大容量存储系统、USB接口、网络接口和RS485接口的数据处理装置，实现了具有抗掉电功能的文件存储系统。
技术实现思路
本技术的目的在于提供一种数据处理装置存储系统，其基于嵌入式CPU和嵌入式操作系统开发出具有多路信号采集、大容量存储、多样化的外部接口的特点的数据处理装置存储系统，很好地适应了目前对该类存储系统的要求。本技术的技术解决方案是:一种数据处理装置存储系统，包括主系统，与主系统连接的NAND闪存，其特殊之处在于:所述主系统为嵌入式芯片S3C44B0X，所述嵌入式芯片S3C44B0X为32位的RISC处理器，其内部集成了动态RAM控制器、LCD控制器、实时时钟、UART控制器、定时器、中断控制器、DMA控制器和大量的I / O端口 ；所述主系统设置USB接口、网络接口和RS485接口 ；所述主系统连接一多路信号采集子系统。上述多路信号采集子系统包括用AT89C52单片机作为的CPU，采用18 bit串行接口的多斜率积分式的AD芯片MAX132作为数据采集器件，PGA信号放大电路和信号调理电路；所述多路信号采集子系统通过RS422接口和主系统进行信息通信。上述多路信号采集子系统选择了 IOM / 100M自适应网卡接口芯片91C113，在系统中加载TCP / IP协议驱动后，即可实现局域网通信和Intenet通信。上述NAND 闪存采用 8 bit 的 16 MB 的 K9F2808。本技术的优点在于:基于嵌入式CPU和嵌入式操作系统开发出具有多路信号采集、大容量存储、多样化的外部接口的特点的数据处理装置存储系统，很好地适应了目前对该类存储系统的要求。【专利附图】【附图说明】图1为本技术结构原理框图。【具体实施方式】参见图1，一种数据处理装置存储系统，包括主系统，与主系统连接的NAND闪存，主系统为嵌入式芯片S3C44B0X，嵌入式芯片S3C44B0X为32位的RISC处理器，其内部集成了动态RAM控制器、IXD控制器、实时时钟、UART控制器、定时器、中断控制器、DMA控制器和大量的I / O端口 ；主系统设置USB接口、网络接口和RS485接口 ；所述主系统连接一多路信号采集子系统。多路信号采集子系统包括用AT89C52单片机作为的CPU，采用18 bit串行接口的多斜率积分式的AD芯片MAX132作为数据采集器件，PGA信号放大电路和信号调理电路；所述多路信号采集子系统通过RS422接口和主系统进行信息通信。多路信号采集子系统选择了 IOM / 100M自适应网卡接口芯片91C113，在系统中加载TCP / IP协议驱动后，即可实现局域网通信和Intenet通信。NAND闪存采用8 bit的16 MB的K9F2808。它由I 024个块组成，每个块有32页，每页528 Byte0NAND闪存的uCLinux驱动程序设计在uCLiunx系统中使用K9F2808芯片需要编写其驱动程序，设置其必要的初始化信息。uCLinux操作系统把NANDflash作为块设备，通过MTD (Memory Technology Devices)系统实现对NAND闪存的管理和使用。NAND闪存芯片与MTD块设备驱动之间的关系如图3所示。只需按照一定规则霞新编写NAND专用芯片驱动层即可实现K9F2808芯片的驱动，具体方法如下:(1)在drivers / mtd / nand /目录下新建一个文件，文件名为K9F2808.C。(2)在K9F2808.c中加入flash分区定义代码，将K9F2808的存储空间分为一个16MB分区，代码如下:const static struct mtd—partition partition—info [] = {name:，^Nand flashpartition I”，offset:0, size: 164102481024 I:(3)根据实际电路连接，定义K9F2808的串行时序引脚和地址，具体代码如下:#define DATA—CLE (I〈〈2) / / CLE 引脚#define DATA—ALE(1?3)，，ALE 引脚#define DATA—NCE(1〈〈1) / / NCE 弓丨脚 #define NAND—10—BASE 0x01d20000 / / 10 地址(4)根据K9F2808时序图，编写操作和初始化函数。(5)将文件加入 uCLinux 内核系统。在 drivers / mtd / nand / makefile, common文件中加入代码行:obj — $(C0NFIG — MTD — NAND)+=K9F2808.0 ;在 drivers / mtd /nand / config.1n文件中找到包含文字if【” $C0NFIG — ARM” =--Y’】;then的行，在其下加入:dep—tristate”K9F2808 Device support，CONFIG—.MTD—。NAND—.ARM$C0NFIG-MTD—.NAND。【权利要求】1.一种数据处理装置存储系统，包括主系统，与主系统连接的NAND闪存，其特征在于:所述主系统为嵌入式芯片S3C44B0X，所述嵌入式芯片S3C44B0X为32位的RISC处理器，其内部集成了动态RAM控制器、LCD控制器、实时时钟、UART控制器、定时器、中断控制器、DMA控制器和大量的I / O端口 ；所述主系统设置USB接口、网络接口和RS485接口 ；所述主系统连接一多路信号采集子系统。2.根据权利要求1所述数据处理装置存储系统，其特征在于:所述多路信号采集子系统包括用AT89C52单片机作为的CPU，采用18 bit串行接口的多斜率积分式的AD芯片MAX132作为数据采集器件，PGA信号放大电路和信号调理电路；所述多路信号采集子系统通过RS422接口和主系统进行信息通信。3.根据权利要求2所述数据处理装置存储系统，其特征在于:所述多路信号采集子系统选择了 IOM / 100M自适应网卡接口芯片91C113，在系统中加载TCP / IP协议驱动后，即可实现局域网通信和Intenet通本文档来自技高网...

【技术保护点】
一种数据处理装置存储系统，包括主系统，与主系统连接的NAND闪存，其特征在于：所述主系统为嵌入式芯片S3C44BOX，所述嵌入式芯片S3C44BOX为32位的RISC处理器，其内部集成了动态RAM控制器、LCD控制器、实时时钟、UART控制器、定时器、中断控制器、DMA控制器和大量的I／O端口；所述主系统设置USB接口、网络接口和RS485接口；所述主系统连接一多路信号采集子系统。

【技术特征摘要】

【专利技术属性】
技术研发人员：高旭，
申请(专利权)人：西安辉盛科技发展有限责任公司，
类型：新型
国别省市：陕西;61