【技术实现步骤摘要】
一种栅极驱动装置和显示装置
本专利技术涉及显示
，尤其涉及一种栅极驱动装置和显示装置。
技术介绍
液晶显示器(liquidcrystal display, IXD)或有机发光二极管(OrganicLight-Emitting Diode, OLED)具有低福射、体积小及低耗能等优点，已逐渐在部分应用中取代传统的阴极射线管显示器(Cathode Ray Tube display,CRT),因而被广泛地应用在笔记本电脑、个人数字助理(Personal Digital Assistant,PDA)、平面电视,或移动电话等信息产品上。传统液晶显示器的方式是利用外部驱动芯片来驱动面板上的芯片以显示图像，但为了减少元件数目并降低制造成本，近年来逐渐发展成将驱动电路结构直接制作于显示面板上，例如采用将栅极驱动电路(gate driver)整合于液晶面板(Gate On Array, GOA)的技术。目前常用的由多个移位寄存单元连接而成的栅极驱动装置需要10根信号线来驱动，如图1所示，栅极驱动装置包含偶数个移位寄存单元，且N不能被4整除，N为图1所示的栅极驱动装置中包含的移位寄存单元的个数。在栅极驱动装置中，除前两个移位寄存单元以外的每个移位寄存单元的正向选择信号端GN-1接收该移位寄存单元之前的第二个移位寄存单元输出的信号；除最后两个移位寄存单元以外的每个移位寄存单元的反向选择信号端GN+1接收该移位寄存单元之后的第二个移位寄存单元输出的信号。栅极驱动装置中的第一个移位寄存单元的正向选择信号端GN-1接收第一初始触发信号STV1，栅极驱动装置中的第二个...
【技术保护点】
一种栅极驱动装置，其特征在于，包括N个移位寄存单元；第p个移位寄存单元的正向选择信号端接收第p‑2个移位寄存单元输出的信号，p=3,4,....N，第r个移位寄存单元的反向选择信号端接收第r+2个移位寄存单元输出的信号，r=1,2,…N‑2，第一个移位寄存单元的正向选择信号端接收第一初始触发信号，第二个移位寄存单元的正向选择信号端接收第二初始触发信号，若N为偶数，则倒数第二个移位寄存单元的反向选择信号端接收第一初始触发信号，倒数第一个移位寄存单元的反向选择信号端接收第二初始触发信号，若N为奇数，则倒数第一个移位寄存单元的反向选择信号端接收第一初始触发信号，倒数第二个移位寄存单元的反向选择信号端接收第二初始触发信号；每个移位寄存单元的低电平信号端接收低电平信号；每个移位寄存单元的复位信号端接收复位信号，所述复位信号在前一帧扫描结束后，当前帧扫描开始前为高电平，在当前帧扫描时为低电平；第k个移位寄存单元的时钟阻碍信号端接收第mod((k‑1)/4)时钟信号，k=1,2…,N；除前两个移位寄存单元以外的每个移位寄存单元的正向扫描信号端接收的信号与该移位寄存单元的前一个移位寄存单元的时钟阻碍信...
【技术特征摘要】
1.一种栅极驱动装置，其特征在于，包括N个移位寄存单元； 第P个移位寄存单元的正向选择信号端接收第P-2个移位寄存单元输出的信号，P=3, 4，....N，第r个移位寄存单元的反向选择信号端接收第r+2个移位寄存单元输出的信号，r=l，2，…N-2，第一个移位寄存单元的正向选择信号端接收第一初始触发信号，第二个移位寄存单元的正向选择信号端接收第二初始触发信号，若N为偶数，则倒数第二个移位寄存单元的反向选择信号端接收第一初始触发信号，倒数第一个移位寄存单元的反向选择信号端接收第二初始触发信号，若N为奇数，则倒数第一个移位寄存单元的反向选择信号端接收第一初始触发信号，倒数第二个移位寄存单元的反向选择信号端接收第二初始触发信号；每个移位寄存单元的低电平信号端接收低电平信号；每个移位寄存单元的复位信号端接收复位信号，所述复位信号在前一帧扫描结束后，当前帧扫描开始前为高电平，在当前中贞扫描时为低电平； 第k个移位寄存单元的时钟阻碍信号端接收第mod((k-l)/4)时钟信号，k=l，2…，N;除前两个移位寄存单元以外的每个移位寄存单元的正向扫描信号端接收的信号与该移位寄存单元的前一个移位寄存单元的时钟阻碍信号端接收的信号相同，第一个移位寄存单元的正向扫描信号端接收第2时钟信号，第二个移位寄存单元的正向扫描信号端接收第3时钟信号；第O时钟信号为高电平时，第2时钟信号为低电平，第2时钟信号为高电平时，第O时钟信号为低电平；第I时钟信号为高电平时，第3时钟信号为低电平，第3时钟信号为高电平时，第I时钟信号为低电平；第η时钟信号为高电平的时间段与第n+1时钟信号为高电平的时间段交叠，每次交叠的时长不小于第一预设时长，其中，n=0，1，2，3，当n+l>3时，第n+1时钟信号为第mod((n+l)/4)时钟信号； 在正向扫描时，第一初始触发信号为高电平的时间段与第2时钟信号一次为高电平的时间段交叠，交叠时长不小于第一个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第2时钟信号的一个周期，第二初始触发信号为高电平的时间段与第3时钟信号一次为高电平的时间段交叠，交叠时长不小于第二个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第3时钟信号的一个周期。2.如权利要求1所述的栅极驱动装置，其特征在于，N=4m,m为正整数；除最后两个移位寄存单元以外的每个移位寄存单元的反向扫描信号端接收的信号与该移位寄存单元的后一个移位寄存单元的时钟阻碍信号端接收的信号相同，倒数第N-1个移位寄存单元的反向扫描信号端接收第O时钟信号，第N个移位寄存单元的反向扫描信号端接收第I时钟信号; 在反向扫描时，第一初始触发信号为高电平的时间段与第O时钟信号一次为高电平的时间段交叠，交叠时长不小于，第N-1个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第O时钟信号的一个周期，第二初始触发信号为高电平的时间段与第I时钟信号一次为高电平的时间段交叠，交叠时长不小于，第N个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第I时钟信号的一个周期。3.如权利要求1或2所述的栅极驱动装置，其特征在于，第一初始触发信号与第二初始触发信号相同。4.如权利要求1所述的栅极驱动装置，其特征在于，所述栅极驱动装置中的每个移位寄存单兀包括第一驱动模块、第一输出模块和第一复位模块； 所述第一驱动模块的第一端为所述移位寄存单元的正向扫描信号端，所述第一驱动模块的第二端为所述移位寄存单元的正向选择信号端，所述第一驱动模块的第三端为所述移位寄存单元的反向扫描信号端，所述第一驱动模块的第四端为所述移位寄存单元的反向选择信号端，所述第一驱动模块的第五端连接所述第一输出模块的第二端，所述第一输出模块的第一端为所述移位寄存单元的时钟阻碍信号端，所述第一输出模块的第三端为所述移位寄存单元的输出端；所述第一复位模块的第一端连接所述第一输出模块的第二端，所述第一复位模块的第二端为所述移位寄存单元的复位信号端，所述第一复位模块的第三端为所述移位寄存单元的低电平信号端，所述第一复位模块的第四端连接所述第一输出模块的第三端； 所述第一驱动模块，用于在正向选择信号端为高电平时，将正向扫描信号端接收到的信号通过自身第五端输出；并在反向选择信号端为高电平时，将反向扫描信号端接收到的信号通过自身第五端输出； 所述第一复位模块，用于在复位信号端接收到高电平信号时，将低电平信号端接收到信号分别通过自身的第一端和第四端输出； 所述第一输出模块，用于在通过自身第二端接收到高电平信号时，存储该高电平信号，并将时钟阻碍信号端接收到的信号从所述移位寄存单元的输出端输出；并在通过自身第二端接收到低电平信号时，存储该低电平信号，并不再将时钟阻碍信号端接收到的信号从所述移位寄存单元的输出端输出。5.如权利要求4所述的栅极驱动装置，其特征在于，所述栅极驱动装置中的第k个移位寄存单元的时钟信号端接收第mod((mod((k-l)/4)+2)/4)时钟信号，k=l, 2...，N ;所述栅极驱动装置中的各个移位寄存单元还包括第一下拉模块； 所述第一下拉模块的第一端为所述移位寄存单元的时钟阻碍信号端，所述第一下拉模块的第二端连接所述第一输出模块的第二端，所述第一下拉模块的第三端连接所述第一输出模块的第三端，所述第一下拉模块的第四端为所述移位寄存单元的低电平信号端，所述第一下拉模块的第五端为所述移位寄存单元的时钟信号端； 所述第一下拉模块，用于在自身的第二端为低电平，且时钟阻碍信号端为高电平时，将通过自身的第四端接收到的低电平信号分别从自身的第二端和自身的第三端输出；以及在时钟信号端为高电平时，将通过自身的第四端接收到的低电平信号从自身的第三端输出。6.如权利要求4所述的栅极驱动装置，其特征在于，所述第一驱动模块包括第一晶体管和第二晶体管； 所述第一晶体管的第一极为所述第一驱动模块的第一端，所述第一晶体管的栅极为所述第一驱动模块的第二端，所述第一晶体管的第二极为所述第一驱动模块的第五端；所述第二晶体管的第一极为所述第一驱动模块的第五端，所述第二晶体管的栅极为所述第一驱动模块的第四端，所述第二晶体管的第二极为所述第一驱动模块的第三端； 所述第一晶体管，用于在正向选择信号端接收到高电平信号时开启，将正向扫描信号端接收到的信号传输到所述第一驱动模块的第五端；并在正向选择信号端接收到低电平信号时关断，不再将正向扫描信号端接收到的信号传输到所述第一驱动模块的第五端；所述第二晶体管，用于在反向选择信号端接收到高电平信号时开启，将反向扫描信号端接收到的信号传输到所述第一驱动模块的第五端；并在反向选择信号端接收到低电平信号时关断，不再将反向扫描信号端接收到的信号传输到所述第一驱动模块的第五端。7.如权利要求4所述的栅极驱动装置，其特征在于，所述第一复位模块包括第三晶体管和第四晶体管； 所述第三晶体管的第一极为所述第一复位模块的第一端，所述第三晶体管的栅极为所述第一复位模块的第二端，所述第三晶体管的第二极为所述第一复位模块的第三端，所述第四晶体管的第一极为所述第一复位模块的第三端，所述第四晶体管的栅极为所述第一复位模块的第二端，所述第四晶体管的第二极为所述第一复位模块的第四端； 所述第三晶体管，用于在复位信号端为高电平时开启，将低电平信号端接收到的信号传输到所述第一复位模块的第一端，并在复位信号端为低电平时关断； 所述第四晶体管，用于在复位信号端为高电平时开启，将低电平信号端接收到的信号传输到所述第一复位模块的第四端，并在复位信号端为低电平时关断。8.如权利要求4所述的栅极驱动装置，其特征在于，所述第一输出模块包括第五晶体管和第一电容； 所述第五晶体管的第一极为所述第一输出模块的第一端，所述第五晶体管的栅极连接所述第一电容的一端，所述第五晶体管的栅极为所述第一输出模块的第二端，所述第五晶体管的第二极为所述第一输出模块的第三端，所述第一电容的另一端连接所述第五晶体管的第二极； 所述第五晶体管，用于在自身的栅极为高电平时开启，将时钟阻碍信号端接收到的信号传输至所述移位寄存单元的输出端，并在自身的栅极为高电平时关断； 所述第一电容，用于存储所述第五晶体的栅极的信号。9.如权利要求5所述的栅极驱动装置，其特征在于，所述第一下拉模块包括第二电容、第六晶体管、第七晶体管、第八晶体管和第九晶体管； 所述第六晶体管的第一极为所述第一下拉模块的第二端，所述第六晶体管的栅极连接所述第二电容，所述第六晶体管的第二极为所述第一下拉模块的第四端，所述第二电容中未与所述第六晶体管的栅极相连的一端为所述第一下拉模块的第一端；所述第七晶体管的第一极连接所述第六晶体管的栅极，所述第七晶体管的栅极为所述第一下拉模块的第二端，所述第七晶体管的第二极为所述第一下拉模块的第四端；所述第八晶体管的第一极为所述第一下拉模块的第三端，所述第八晶体管的栅极连接所述第六晶体管的栅极，所述第八晶体管的第二极为所述第一下拉模块的第四端；所述第九晶体管的第一极为所述第一下拉模块的第三端，所述第九晶体管的栅极为所述第一下拉模块的第五端，所述第九晶体管的第二极为所述第一下拉模块的第四端； 所述第六晶体管，用于在自身的栅极为高电平时开启，将所述第一下拉模块的第二端下拉至低电平，在自身的栅极为低电平时关断； 所述第七晶体管，用于在所述第一下拉模块的第二端为高电平时开启，将所述第六晶体管的栅极下拉至低电平，并在所述第一下拉模块的第二端为低电平时关断； 所述第八晶体管，用于在自身的栅极为高电平时开启，将所述移位寄存单元的输出端下拉至低电平，并在自身的栅极为低电平时关断；所述第九晶体管，用于在时钟信号端为高电平时开启，将所述移位寄存单元的输出端下拉至低电平，并在时钟信号端为低电平时关断。10.一种栅极驱动装置，其特征在于，包括N个移位寄存单元； 第P个移位寄存单元的正向选择信号端接收第P-2个移位寄存单元输出的信号，P=3, 4，....N，第r个移位寄存单元的反向选择信号端接收第r+2个移位寄存单元输出的信号，r=l，2，…N-2，第一个移位寄存单元的正向选择信号端接收第一初始触发信号，第二个移位寄存单元的正向选择信号端接收第二初始触发信号，若N为偶数，则第N-1个移位寄存单元的反向选择信号端接收第一初始触发信号，第N个移位寄存单元的反向选择信号端接收第二初始触发信号，若N为奇数，则第N个移位寄存单元的反向选择信号端接收第一初始触发信号，第N-1个移位寄存单元的反向选择信号端接收第二初始触发信号；每个移位寄存单元的低电平信号端接收低电平信号；每个移位寄存单元的复位信号端接收复位信号，所述复位信号在前一帧扫描结束后，当前帧扫描开始前为高电平，在当前帧扫描时为低电平; 第k个移位寄存单元的时钟阻碍信号端接收第mod((k-l)/4)时钟信号，k=l，2…，N;除最后两个移位寄存单元以外的每个移位寄存单元的反向扫描信号端接收的信号与该移位寄存单元的后一个移位寄存单元的时钟阻碍信号端接收的信号相同，倒数第二个移位寄存单元的反向扫描信号端接收第mod ((mod ((N-2) /4) +2) /4)时钟信号，倒数第一个移位寄存单元的反向扫描信号端接收第mod ((mod ((N-1)/4)+2)/4)时钟信号；第O时钟信号为高电平时，第2时钟信号为低电平，第2时钟信号为高电平时，第O时钟信号为低电平；第I时钟信号为高电平时，第3时钟信号为低电平，第3时钟信号为高电平时，第I时钟信号为低电平；第η时钟信号为高电平的时间段与第n+1时钟信号为高电平的时间段交叠，每次交叠的时长不小于第二预设时长，其中，11=0，1，2，3，当11+1>3时，第11+1时钟信号为第mod ((n+1)/4)时钟信号； 在反向扫描时，若N为奇数，第一初始触发信号为高电平的时间段与第mod ((mod ((N-1)/4) +2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod ((mod ((N-1)/4)+2)/4)时钟信号的一个周期，第二初始触发信号为高电平的时间段与第mod((mod((N-2)/4)+2)/4)时钟信号一次为高电平的时间段交叠,交叠时长不小于第N-1个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod ((mod ((N-2) /4) +2) /4)时钟信号的一个周期；若N为偶数，第一初始触发信号为高电平的时间段与第m0d((m0d((N-2)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第m0d((m0d((N-2)/4)+2)/4)时钟信号的一个周期，第二初始触发信号为高电平的时间段与第m0d((m0d((N-l)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第m0d((m0d((N-l)/4)+2)/4)时钟信号的一个周期。11.如权利要求10所述的栅极驱动装置，其特征在于，第一初始触发信号与第二初始触发信号相同。12.—种栅极驱动装置，其特征在于，包括N个移位寄存单元； 第P个移位寄存单元的正向选择信号端接收第P-2个移位寄存单元输出的信号，P=3, 4，....N，第r个移位寄存单元的反向选择信号端接收第r+2个移位寄存...
【专利技术属性】
技术研发人员：金慧俊，夏志强，
申请(专利权)人：上海中航光电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。