半导体器件和半导体器件的制作方法技术

一种半导体器件和半导体器件的制作方法，其中所述半导体器件包括由两个电极部和位于两电极部之间的熔丝部组成的电可编程熔丝结构，且所述熔丝部具有至少一个台阶部。其中，台阶部的设置使得熔丝的熔断更容易发生在台阶处，使得熔丝被熔断的位置能够被控制，有利于控制住熔丝熔断时对周围的破坏作用。

【技术实现步骤摘要】
半导体器件和半导体器件的制作方法
本专利技术涉及半导体制作领域，尤其涉及一种半导体器件和半导体器件的制作方法。
技术介绍
电可编程熔丝E-fuse（Electricallyprogrammablefuse），通常又被称为多晶硅熔丝，它是位于两个电极之间很短的一段最小宽度的多晶硅，如图1所示。包括两个电极10和30，以及电极之间的熔丝20。更多E-fuse相关的信息可参考公开号为CN101300677A的中国专利申请。与传统的熔丝相比，电可编程熔丝是基于电迁移（EM）原理来进行编译的。电迁移（EM）为在较高的电流密度的作用下，相关原子将会沿着电子运动方向进行迁移，形成空洞，最终断路的现象。利用电迁移特性的电可编程熔丝可以形成比其它熔丝结构小得多的熔丝结构。并且不论是在晶圆探测阶段还是在封装中，电可编程熔丝都可以在芯片上进行编程。多晶硅电可编程熔丝一般是制作在浅槽隔离上，其底层为氧化硅绝缘层，其表面为氮化硅的覆盖保护。在熔丝熔断时，其对于周围的介质层具有破坏作用，并且其破坏作用的具体情况是不能被控制的。
技术实现思路
本专利技术解决的问题是多晶硅电可编程熔丝在熔断时对周围的介质层具有不可被控制的破坏作用。为解决上述问题，本专利技术的技术方案一种半导体器件，包括由两个电极部和位于两电极部之间的熔丝部组成的电可编程熔丝结构，所述熔丝部具有至少一个台阶部。可选的，所述电可编程熔丝结构形成在半导体衬底上，所述半导体衬底中包括至少两个相互分离的浅沟槽隔离结构；所述半导体衬底表面形成有绝缘层，其中，位于浅沟槽隔离结构之间的所述绝缘层的表面低于所述浅沟槽隔离结构的表面；所述两个电极部分别位于两个浅沟槽隔离结构之上，所述熔丝部位于所述两个浅沟槽隔离结构之间的绝缘层上且与两电极部互相连接。可选的，所述绝缘层为垫氧化层。可选的，所述电可编程熔丝结构的周围具有侧墙。可选的，所述电可编程熔丝结构由多晶硅层构成。本专利技术的技术方案还提供了一种半导体器件的制作方法，包括：提供半导体衬底；在所述半导体衬底中形成分离开来的至少两个浅沟槽隔离结构，所述浅沟槽隔离结构的表面高于所述半导体衬底的表面；在所述浅沟槽隔离结构上及浅沟槽隔离结构之间的所述半导体衬底上形成多晶硅层；利用光刻形成光刻胶掩模，利用所述光刻胶掩模刻蚀所述多晶硅层，使得所述多晶硅层形成电可编程熔丝结构。可选的，刻蚀所述多晶硅层使之形成电可编程熔丝结构之后，还包括在所述电可编程熔丝结构两侧形成侧墙的步骤。可选的，在所述半导体衬底上形成分离开来的至少两个浅沟槽隔离结构的工艺包括：在所述半导体衬底上形成垫氧化层；在所述垫氧化层上形成氮化硅层；利用光刻和刻蚀工艺，在所述氮化硅层、垫氧化层和半导体衬底中形成至少两个互相分离开的隔离沟槽；沉积氧化硅层，使之填满所述隔离沟槽并高于所述氮化硅层；化学机械研磨所述氧化硅层直至露出所述氮化硅层；去除氮化硅层，则形成好所述浅沟槽隔离结构，所述浅沟槽隔离结构的表面高于所述垫氧化层的表面。本专利技术的技术方案另提供了一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底包括熔丝区和晶体管区；在所述半导体衬底上形成垫氧化层；在所述氧化硅层上形成氮化硅层；利用光刻和刻蚀工艺在所述氮化硅层、氧化硅层和半导体衬底上形成隔离沟槽，其中，在所述熔丝区中包括至少两个互相分离开的隔离沟槽；形成氧化硅层，使之填满所述隔离沟槽并高于所述氮化硅层；化学机械研磨所述氧化硅层直至露出所述氮化硅层；去除氮化硅层；沉积多晶硅层；利用光刻和刻蚀工艺刻蚀所述多晶硅层，以在所述熔丝区的两隔离沟槽上和两隔离沟槽之间形成电可编程熔丝结构，在所述晶体管区形成栅极结构。可选的，形成好电可编程熔丝结构以及所述栅极结构之后，还包括在所述电可编程熔丝结构和所述栅极结构的两侧形成侧墙的步骤。与现有技术相比，本专利技术具有以下优点：本专利技术的技术方案提供的半导体器件中的E-fuse结构包括两个电极部和位于两电极部之间的熔丝部组成的电可编程熔丝结构，其中，所述熔丝部具有至少一个台阶部。这个台阶部的设置使得熔丝的熔断更容易发生在台阶处，使得熔丝被熔断的位置能够被控制，有利于控制住熔丝熔断时对周围的破坏作用。在本专利技术的技术方案提供的一种所述E-fuse结构的实施方式中，所述E-fuse结构由形成在半导体衬底中的两相分离的浅沟槽隔离结构之上和之间的多晶硅层构成，所述半导体衬底表面还具有绝缘层。所述E-fuse的阳极部和阴极部分别形成在两浅沟槽隔离结构上，所述熔丝部至少部分形成在两浅沟槽隔离结构之间的半导体衬底上的绝缘层上。由于所述浅沟槽隔离结构与所述半导体衬底表面的绝缘层的高度差，所述熔丝部的台阶部由所述高度差自然构成。并且，在这样的结构中，所述熔丝部的熔断一定发生在浅沟槽隔离结构之间，这样所述熔丝部被熔断时候的破坏作用可以由所述浅沟槽隔离结构被限制住而不扩散到更大的范围。在本专利技术的技术方案的提供的所述E-fuse结构的可选方案中，所述熔丝部的两侧的半导体衬底中也可以分别形成有浅沟槽隔离结构，这样可以进一步将所述熔丝部被熔断的破坏效果限制在所述熔丝部四周的浅沟槽隔离结构限定的区域之间。本专利技术的技术方案还提供了一种包括前述E-fuse结构的半导体器件的制作方法，所述制作方法结合CMOS制作工艺。附图说明图1为现有技术中的一种电可编程熔丝E-fuse结构的示意图；图2至图5为本专利技术的实施例中提供一种E-fuse结构的示意图；图6至图9为本专利技术的实施例中提供的E-fuse结构的制作方法的示意图；图10至图17为本专利技术的实施例中的提供结合E-fuse结构以及CMOS制作工艺的半导体器件的制作方法的示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。本专利技术的技术方案提供一种E-fuse结构的实施情况中为图2所示，具体的图2为E-fuse结构的侧面的剖视图，其具有两个电极部，分别为阳极10和阴极30。其中，在本专利技术的技术方案中，所述阳极10和阴极30的对应的形状并不受图1中所示形状的具体的局限，只要满足所述熔丝部20为整个E-fuse结构中宽度最小的部分即可。如图2中所示，所述熔丝部20上还具有至少一个台阶部4，所述台阶部4使得熔丝部20在垂直平面上有高度的变化，使得流过的电流在台阶部4附近有较大的方向变化。而理论上在电流变化最剧烈的地方会产生最大的热分布差，在整个熔丝部20中，其它情况不变的条件下，台阶部4处会成为熔丝最容易烧断的地方，使得所述熔断的位置被限制在台阶部4处或者附近。具体的，一种实现所述台阶部4的半导体器件如图3至图6所示。具体的，如图3所示，其包括基底（未图示），形成在基底表面的氧化层120，形成在基底和氧化层120中的浅沟槽隔离结构和形成在浅沟槽隔离结构之间的绝缘层120上的多晶硅层130。在本实施例中，所述绝缘层120为氧化层。另外，所述多晶硅层130还具有位于浅沟槽隔离结构上方的一部分，所述浅沟槽隔离结构环绕出有源区9。为了便于说明，在图中，所述浅沟槽隔离结构划分为围绕所述熔丝部20的四周的四个浅沟槽隔离结构51、52、53和54，所述多晶硅层130构成本实施方式中的E-fuse结构。所述E-fuse结构包括阳极10和阴极30，以及位于阳极1本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括由两个电极部和位于两电极部之间的熔丝部组成的电可编程熔丝结构，所述熔丝部具有至少一个台阶部。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底中形成分离开来的至少两个浅沟槽隔离结构，所述浅沟槽隔离结构的表面高于所述半导体衬底的表面；在所述浅沟槽隔离结构上及浅沟槽隔离结构之间的所述半导体衬底上形成多晶硅层；利用光刻形成光刻胶掩模，利用所述光刻胶掩模刻蚀所述多晶硅层，使得所述多晶硅层形成电可编程熔丝结构；其中，所述电可编程熔丝结构由两个电极部和位于两电极部之间的熔丝部组成，所述熔丝部具有至少一个台阶部，所述台阶部由所述浅沟槽隔离结构与所述半导体衬底表面的绝缘层的高度差构成，所述台阶部位于两浅沟槽隔离结构之间的半导体衬底上的绝缘层上；其中，在所述半导体衬底上形成分离开来的至少两个浅沟槽隔离结构的工艺包括：在所述半导体衬底上形成垫氧化层；在所述垫氧化层上形成氮化硅层；利用光刻和刻蚀工艺，在所述氮化硅层、垫氧化层和半导体衬底中形成至少两个互相分离开的隔离沟槽；沉积氧化硅层，使之填满所述隔离沟槽并高于所述氮化硅层；化学机械研磨所述氧化硅层直至露出所述氮化硅层；去除氮化硅层，则形成好所述浅沟槽隔离结构，所述浅沟槽隔离结构的表面高于所述垫氧化层的表面。2.如权利要求1所述的半导体器件的制作方法，其特征在于，刻蚀所述多晶硅层使之形成电可编程熔丝结构之后，还包括在所述电可编程熔丝结构两侧形成侧墙的步骤。3.一种半导体器件的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括熔丝区和晶体管区；在所述半导体衬底上形成垫氧化层；在所述氧化硅层上形成氮化硅层；利用光刻和刻蚀工艺在所述氮化硅层、氧化硅层和半导体衬底上形成隔离沟槽...

【专利技术属性】
技术研发人员：廖淼，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31