本发明专利技术提供一种GaN基超薄势垒增强模式反相器、环振及其制作方法，利用表面SiN有效降低超薄势垒异质结的沟道方块电阻，通过调节器件表面SiN厚度可分别实现增强型器件及负载电阻，将增强型器件栅下SiN刻蚀掉，器件栅下沟道电子浓度很低，器件可呈现出正阈值电压的增强型特性，负载电阻表面保留SiN，电阻沟道中存在高浓度二维电子气，呈现出电阻特性，将增强型器件和负载电阻集成可实现反相器，再将2n+1个相同的反相器级连，可实现环振。
【技术实现步骤摘要】
【专利摘要】本专利技术提供，利用表面SiN有效降低超薄势垒异质结的沟道方块电阻，通过调节器件表面SiN厚度可分别实现增强型器件及负载电阻，将增强型器件栅下SiN刻蚀掉，器件栅下沟道电子浓度很低，器件可呈现出正阈值电压的增强型特性，负载电阻表面保留SiN，电阻沟道中存在高浓度二维电子气，呈现出电阻特性，将增强型器件和负载电阻集成可实现反相器，再将2n+1个相同的反相器级连，可实现环振。【专利说明】
本专利技术属于微电子
，涉及半导体器件及电路，具体涉及一种GaN基超薄势垒增强模式(E-mode)反相器、环振的结构及实现方法，主要用于作为耐高温、抗辐照的集成电路基础单元。
技术介绍
GaN材料作为第三代半导体，由于其突出的材料特性，已成为现代国际上研究的热点。GaN材料特有的极化效应以及GaN材料的高电子饱和速度，使得AlGaN/GaN异质结高电子迁移率晶体管在大功率微波器件方面显示出明显的优势。近年来，AlGaN/GaN异质结耗尽型高电子迁移率晶体管得到了很大的发展，美国加州大学巴巴拉分校的T.Palacios等人研制的AlGaN/GaN高电子迁移率晶体管在40GHz的高频下可获得10W/mm的输出功率，同时能获得高达163GHz的特征频率及230GHz的截止频率。Wu等人2003年报道的器件在30GHz频率下输出功率密度为3.5ff/mm, 2004年报道了器件8GHz下输出功率密度为32W/mm，漏电压偏置大于100V。同时，GaN基HEMT器件由于其宽禁带特性，具有良好的高温特性及抗辐照特性，在恶劣环境下的GaN基高速集成电路中具有很好的应用前景。但是由于GaN中p型掺杂的难度很大，所以国际上主要把注意力放在η型增强型器件的研制上，通过将增强型器件和耗尽型器件(或负载电阻)集成，实现增强/耗尽(E/D)模式或增强(E)模式的集成电路。现有的实现GaN基环振集成电路及其基本单元反相器的方案如下:现有方案IKhan等人利用薄势垒结构制备了第一支GaN基增强型器件，并将增强型器件和耗尽型器件的信号合成，实现了反相器特性。参见文献M Asif Khan, Q Chen, C J Sun.et al, Enhancement and depletion mode GaN/AlGaN heterostructure field effecttransistors, App1.Phys.Lett.，V0I68，Januaryl996, pp:514-516。现有方案2Micovic等人采用槽栅刻蚀技术制备增强型器件，并将耗尽型器件和增强型器件集成在同一圆片上，制备了 GaN基反相器、环振及2级分频器。增强型器件槽栅长0.15 μ m,栅长I μ m,采用T型场板结构,器件阈值电压为0.5V,最大跨导为400mS/mm,最大饱和电流为0.9A/mm。在高电平电压为IV时，反相器高低噪声容限分别为0.38V和0.22V。23级环振的振荡频率为80MHz，每级延时为272ps，功耗延迟积为50f J。参见文献M.Micovic, T.Tsen, M.Hu.et al, GaN enhancement/depletion-mode FET logic for mixed signalapplications, Electronics Lett.，Vol.41，September2005，N0.19，15th。现有方案32005年蔡勇等人将F等离子体处理增强型器件和常规耗尽型器件集成在同一圆片上制备了 E/D-mode反相器及环振。反相器高低噪声容限分别为0.51V和0.21V。Vdd为2.5V时环振频率为193MHz，每级延时为152ps ；VDD为3.5V时每级延时为130ps。参见文献 Y Cai, Z Q Cheng, W C W Tang, et al, Monolithic Integration of Enhancement-andDepletion-mode AlGaN/GaN HEMTs for GaN Digital Integrated Circuits, IEDM Tech.Dig., 2005, pp: 771。现有方案42007年蔡勇等人采用F等离子体处理制备MIS结构增强型器件，栅介质为15nm的Si3N4，并将增强型器件和耗尽型器件集成了 E/D-mode反相器。增强型器件阈值电压为2V，最大饱和电流为420mA/mm，最大跨导为125mS/mm，反相器高低噪声容限分别为2V和2.1V0 参见文献 R N Wang, Y Cai, W C W Tang, et al, Integration of enhancement anddepletion-mode AlGaN/GaN MIS-HFETs by fluoride-based plasma treatment, phys.stat.sol.(a)Vol204, 2007, pp:2023 - 2027。以上现有方案及其制作的GaN基集成电路缺点如下:1.方案I工艺复杂，增强型和耗尽型器件势垒层厚度不一致，很难在同一圆片上集成。2.方案2工艺复杂，槽栅刻蚀可重复性差，因此器件均匀性差，在制备大规模集成电路中存在较大问题。3.方案3增强型器件可靠性差，在电应力及热应力下器件阈值电压容易漂移，因而电路可靠性较差。4.方案4增强型器件可靠性差，且由于栅电极到沟道距离较大，器件频率特性较差，因而电路可靠性及频率特性较差。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种GaN基超薄势垒增强模式(E-mode)反相器、环振及其制作方法，以简单工艺实现高频率特性及高可靠性。一种GaN基超薄势垒增强模式反相器，其特征在于:该反相器包括依次设置于衬底上的成核层、缓冲层、插入层、势垒层以及帽层，帽层、势垒层、插入层以及部分缓冲层被刻蚀形成台面，台面将反相器隔离为两个器件区域，其中一个器件区域(增强型器件)的异质结上设置有第一栅电极、第一源电极以及第一漏电极，第一源电极以及第一漏电极直接蒸发在帽层上，第一栅电极位于第一源电极与第一漏电极之间，第一源电极上、第一漏电极上、第一栅电极、第一源电极以及第一漏电极所在位置以外的帽层上及台面下的缓冲层上设置有表面SiN层，表面SiN层上及第一栅电极处的帽层上设置有栅介质Al2O3层，第一栅电极蒸发在栅介质Al2O3层上，另一个器件区域(负载电阻)的异质结上设置有两个欧姆电极，两个欧姆电极直接蒸发在帽层上，两个欧姆电极上、两个欧姆电极所在位置以外的帽层上及台面下的缓冲层上设置有表面SiN层，表面SiN层上设置有栅介质Al2O3层，两个器件区域的栅介质Al2O3层及第一栅电极上设置有保护SiN层，保护SiN层上设置有互联金属，互联金属和下层各电极(第一栅电极、第一源电极、第一漏电极以及两个欧姆电极)对应相连。所述衬底的材料为蓝宝石或SiC，成核层的材料为A1N，缓冲层的材料为GaN，插入层的材料为A1N，势垒层的材料为Ala3Gaa7N,帽层的材料为GaN。所述势鱼层的厚度为3_5nm。所述表面SiN层的厚度为60nm，表面SiN层采用等离子体增强化学汽相沉积(PECVD)工艺形成。所述本文档来自技高网...
【技术保护点】
一种GaN基超薄势垒增强模式反相器，其特征在于：该反相器包括依次设置于衬底上的成核层、缓冲层、插入层、势垒层以及帽层，帽层、势垒层、插入层以及部分缓冲层被刻蚀形成台面，台面将反相器隔离为两个器件区域，其中一个器件区域的异质结上设置有第一栅电极、第一源电极以及第一漏电极，第一源电极以及第一漏电极直接蒸发在帽层上，第一栅电极位于第一源电极与第一漏电极之间，第一源电极上、第一漏电极上、第一栅电极、第一源电极以及第一漏电极所在位置以外的帽层上及台面下的缓冲层上设置有表面SiN层，表面SiN层上及第一栅电极处的帽层上设置有栅介质Al2O3层，第一栅电极蒸发在栅介质Al2O3层上，另一个器件区域的异质结上设置有两个欧姆电极，两个欧姆电极直接蒸发在帽层上，两个欧姆电极上、两个欧姆电极所在位置以外的帽层上及台面下的缓冲层上设置有表面SiN层，表面SiN层上设置有栅介质Al2O3层，两个器件区域的栅介质Al2O3层及第一栅电极上设置有保护SiN层，保护SiN层上设置有互联金属，互联金属和下层各电极对应相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：全思，杨丽媛，李演明，文常保，闫茂德，郝跃，
申请(专利权)人：长安大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。